JPH0316218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0316218A JPH0316218A JP15186689A JP15186689A JPH0316218A JP H0316218 A JPH0316218 A JP H0316218A JP 15186689 A JP15186689 A JP 15186689A JP 15186689 A JP15186689 A JP 15186689A JP H0316218 A JPH0316218 A JP H0316218A
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- contact window
- wiring layer
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 8
- 229920000620 organic polymer Polymers 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 3
- 150000002894 organic compounds Chemical class 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229920000642 polymer Polymers 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極配線層と半導体基板中の拡散層のコンタ
クト部分での電極配線層の平坦化を図った半導体装置の
製造方法Ｋ関するものである。
クト部分での電極配線層の平坦化を図った半導体装置の
製造方法Ｋ関するものである。
従来の技術
従来、第２図に示す様に半導体基板２１の一主而上に層
間絶縁膜２３としてＢＰＳＧを形戚し（ｂ）、コンタク
ト窓２４を開孔した後ＦＣ＋、その上に蒸着等により第
１アルミ配線層２５を形或しているｆ（１１。
間絶縁膜２３としてＢＰＳＧを形戚し（ｂ）、コンタク
ト窓２４を開孔した後ＦＣ＋、その上に蒸着等により第
１アルミ配線層２５を形或しているｆ（１１。
発明が解決しようとする課題
従来、第２図に示す様に電極配線として使われているア
ルミ配線層は蒸着によう形威されるため、段差のあるコ
ンタクト窓では底部の中央部で厚くなる部分２７と底部
の周辺部の角で薄くなる部分２６とが存在する。その為
、電極配線抵抗が高くなったシ、時には周辺部の角で配
線が断線することも見られる。又、コンタクト窓付近で
半導体装置の段差が大きくなるなどの問題があった。
ルミ配線層は蒸着によう形威されるため、段差のあるコ
ンタクト窓では底部の中央部で厚くなる部分２７と底部
の周辺部の角で薄くなる部分２６とが存在する。その為
、電極配線抵抗が高くなったシ、時には周辺部の角で配
線が断線することも見られる。又、コンタクト窓付近で
半導体装置の段差が大きくなるなどの問題があった。
本発明はかかる点に鑑み、コンタクト窓の電極配線抵抗
を低減することができる半導体装置の製造方法を提供せ
んとするものである。
を低減することができる半導体装置の製造方法を提供せ
んとするものである。
課題を解決するための手段
本発明は前記目的を達或するために、半導体基板上に層
間絶縁膜を被着する工程と、前記層間絶縁膜にコンタク
ト窓を開孔する工程と、前記コンタクト窓部分に露出し
た前記半導体基板の拡散層上に第１の電極配線層を被着
する工程と、コンタクト窓部分で前記第１の電極配線層
の凹部にスピン塗布及びエッチバックにより導電性の有
機高分子化合物を埋め込む工程と、前記第１の電極配線
層及びコンタクト窓の凹部に埋め込んだ導電性の有機高
分子化合物上に第２の電極配線層を被着する工程を特徴
とする半導体装置の製造方法である。
間絶縁膜を被着する工程と、前記層間絶縁膜にコンタク
ト窓を開孔する工程と、前記コンタクト窓部分に露出し
た前記半導体基板の拡散層上に第１の電極配線層を被着
する工程と、コンタクト窓部分で前記第１の電極配線層
の凹部にスピン塗布及びエッチバックにより導電性の有
機高分子化合物を埋め込む工程と、前記第１の電極配線
層及びコンタクト窓の凹部に埋め込んだ導電性の有機高
分子化合物上に第２の電極配線層を被着する工程を特徴
とする半導体装置の製造方法である。
作用
この半導体装置の製造方法によって、コンタクト窓の電
極配線層の平坦化が図られるとともに、電極配線抵抗を
低減することができる。
極配線層の平坦化が図られるとともに、電極配線抵抗を
低減することができる。
又、コンタクト窓底部での第１の電極配線の断線は、埋
め込まれた導電性の有機高分子化合物さらには上部の第
２の電極配線層によって救済される。
め込まれた導電性の有機高分子化合物さらには上部の第
２の電極配線層によって救済される。
実施例
以下に、第１図を参照にして本発明の半導体装置の製造
方法について詳しく説明する。
方法について詳しく説明する。
第１図は本発明の半導体装置に於ける一実施例のコンタ
クト部分を示す断面図である。
クト部分を示す断面図である。
半導体基板１１上に層間絶縁膜１３としてＢＰＳＧを形
成し（ｂ』、エッチングによう所定の個所にコンタクト
窓１４を開孔した後ＦＣ＋、前記コンタクト窓部分に露
出した前記半導体基板の拡散層領域１２上に蒸着等によ
り第１のアルミ電極配線層１５を被着し（（１３、前記
第１のアルミ電極配線層１６の上部に導電性の有機高分
子化合物として導電性のレジスト１Ｂをスピン塗布によ
り被着した後（ｅ）、エッチバックによシ第１のアルミ
電極配線層１６の凹部以外の導電性のレジストを除去し
凹部にのみ導電性のレジスト１８を残して埋め込んで平
坦化した後（０、前記第１のアルミ電極配線層１６及び
コンタクトの凹部に埋め込んだ導電性のレジスト１８上
に第２の電極配線層１９を被着する（船。
成し（ｂ』、エッチングによう所定の個所にコンタクト
窓１４を開孔した後ＦＣ＋、前記コンタクト窓部分に露
出した前記半導体基板の拡散層領域１２上に蒸着等によ
り第１のアルミ電極配線層１５を被着し（（１３、前記
第１のアルミ電極配線層１６の上部に導電性の有機高分
子化合物として導電性のレジスト１Ｂをスピン塗布によ
り被着した後（ｅ）、エッチバックによシ第１のアルミ
電極配線層１６の凹部以外の導電性のレジストを除去し
凹部にのみ導電性のレジスト１８を残して埋め込んで平
坦化した後（０、前記第１のアルミ電極配線層１６及び
コンタクトの凹部に埋め込んだ導電性のレジスト１８上
に第２の電極配線層１９を被着する（船。
以上のように本実施例によれば、コンタクト窓底部での
第１のアルミ配線層１６が断線しても、凹部の多結晶シ
リコン及び上部の第２のアルミ配線層２０によって救済
される。
第１のアルミ配線層１６が断線しても、凹部の多結晶シ
リコン及び上部の第２のアルミ配線層２０によって救済
される。
発明の効果
本発明の半導体装置の製造方法によれば、コンタクト窓
において第１の電極配線層の上に導電性のレジストを埋
め込んで平坦化を図ることにより、電極配線抵抗を低減
するとともに、断線もなくすことができる。この結果、
電極配線層の信頼性を向上させることができる。
において第１の電極配線層の上に導電性のレジストを埋
め込んで平坦化を図ることにより、電極配線抵抗を低減
するとともに、断線もなくすことができる。この結果、
電極配線層の信頼性を向上させることができる。
第１図は本発明の一実施例にかかる半導体装置のコンタ
クト部分を示す断面図、第２図は従来の半導体装置のコ
ンタクト部分を示す断面図である。 １１・・・・・・半導体基板、１２・・・・・・拡散層
領域、１３・・・・・・層間絶縁膜、１４・・・・・・
コンタクト窓、１６・・・・・・第１アルミ配線層、１
６・・・・・・コンタクト周辺部の角でアルミ配線が薄
くなっている部分、１了・・・・・・コンタクト中央部
でアルミ配線が厚くな？部分、１８・・・・・・導電性
のレジスト、１９・・・・・・第２アルミ配線層、２１
・・・・・・半導体基板、２２・・・・・・拡散層領域
、２３・・・・・・層間絶縁膜、２４・・・・・・コン
タクト窓、２６・・・・・・アルミ配線層、２６・・・
・・・コンタクト周辺部の角でアルミ配線が薄くなって
いる部分、２７・・・・・・コンタクト中央部でアル■
配線が厚くなる部分。
クト部分を示す断面図、第２図は従来の半導体装置のコ
ンタクト部分を示す断面図である。 １１・・・・・・半導体基板、１２・・・・・・拡散層
領域、１３・・・・・・層間絶縁膜、１４・・・・・・
コンタクト窓、１６・・・・・・第１アルミ配線層、１
６・・・・・・コンタクト周辺部の角でアルミ配線が薄
くなっている部分、１了・・・・・・コンタクト中央部
でアルミ配線が厚くな？部分、１８・・・・・・導電性
のレジスト、１９・・・・・・第２アルミ配線層、２１
・・・・・・半導体基板、２２・・・・・・拡散層領域
、２３・・・・・・層間絶縁膜、２４・・・・・・コン
タクト窓、２６・・・・・・アルミ配線層、２６・・・
・・・コンタクト周辺部の角でアルミ配線が薄くなって
いる部分、２７・・・・・・コンタクト中央部でアル■
配線が厚くなる部分。
Claims (3)
- （１）半導体基板上に層間絶縁膜を被着する工程と、前
記層間絶縁膜にコンタクト窓を開孔する工程と、前記コ
ンタクト窓部分に露出した前記半導体基板の拡散層領域
上に第１の電極配線層を被着する工程と、コンタクト窓
部分で前記第１の電極配線層の凹部にスピン塗布及びエ
ッチバックにより導電性の有機高分子化合物を埋め込む
工程を特徴とする半導体装置の製造方法。 - （２）前記第１の電極配線層及び導電性の有機高分子化
合物を埋め込んだコンタクト窓上に第２の電極配線層を
被着する工程を特徴とする請求項１記載の半導体装置の
製造方法。 - （３）前記導電性の有機化合物として、導電性のレジス
トを用いることを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15186689A JPH0316218A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15186689A JPH0316218A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316218A true JPH0316218A (ja) | 1991-01-24 |
Family
ID=15527941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15186689A Pending JPH0316218A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316218A (ja) |
-
1989
- 1989-06-14 JP JP15186689A patent/JPH0316218A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US6246120B1 (en) | Sidewalls for guiding the via etch | |
| JPH09120963A (ja) | 半導体デバイス用の平坦化最終パッシベーション | |
| JP2924450B2 (ja) | 半導体装置 | |
| US6734561B2 (en) | Semiconductor device and a method of producing the same | |
| JPH0316220A (ja) | 半導体装置の製造方法 | |
| US4884121A (en) | Semiconductor device | |
| KR100295054B1 (ko) | 다층금속배선을갖는반도체소자및그제조방법 | |
| JPH0316218A (ja) | 半導体装置の製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH0316219A (ja) | 半導体装置の製造方法 | |
| JPH03166729A (ja) | 半導体装置の製造方法 | |
| KR100338115B1 (ko) | 반도체소자의금속층형성방법 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| KR920003876B1 (ko) | 반도체 장치의 제조방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| JPH03268326A (ja) | 半導体装置の製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 |