JPH03171335A - アドレス比較装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明１ｉ　　ブΩグラムやマイクロプログラムのデバ
ッグ等に用いるアドレス比較装置に関するものであ也 従来の技術 プログラム（マイクロプログラム）のデバッグにおいて
、特定のアドレスの命令が実行されたとき一致信号を発
生に　その４＝号によっＣヅＩコク′ラムの実行を停止
（，てそれでの動作を確ｌｉｆｔ，たり、それ以後の動
作をトレースしたりすることは有効な手段の一つであら 従棗　この種の一致信号を発生するアド１，・スば１つ
のみ設定可能である力１　複数のアドレスが設定可能で
あって耘　それぞれが独立に一致信号を発生するもので
あったり、複数のアドレスがあらかじめ決められた順序
で実行きれたときに一致信号を発生ずるものであっｔ４
　　これらの従来の技術（Ｌ　例えば特開昭５７−２１
２５５４号公報　特開昭６１−２４０３４２号公報　特
開昭６４−４８ｌ４３号公報に示されていも これらの従来のアドレス比較装置のう転　３つのアドレ
スのマイクロ命令が順に実行きれたとをに一致信号を発
生ずる例を、第９図に示す構戊図を用いて簡単に説明す
氏　第９図において、　１は実行すべき命令のアドレス
を記憶するアドレス記憶舐　２、　３、　４は比較する
アドレスを設定する第１，ｊ＠２および第３の比較アド
レス設定敵　５、６、　７はアドレス記憶部１の記懐す
るアドレスが前記第１５　　第２および第３の比較アド
レス設定部２、　３、　４の各アドレスと一致したこと
を検出する第１、第２および第３のアドレス比較餓　８
、９は前記第１および第２のアドレス比較部５、６が蟲
力する検出｛ｉ号を記憶する第１および第２のフリップ
フロップであ翫 デバッグに際して《戴　検出したいアドレスを第１、第
２および第３の比較アドレス設定部２、　３、４に順に
設定（一　マイクロプログラムをスタートさせも　アド
レス記憶部１のアドレスが第１の比較アドレス設定部２
のアドレスε一致したときに第１のフリップフロップ８
の出力信号１００が１となり、その後アドレス記憶部ｌ
のアド１・・スが第２の比較アドレス設定部３のアドレ
スと一致すると、第２のフリップフロップ９の出力信号
１０１が１となｈ　そして、最後にアドレス記憶部１の
アドレスが第３の比較アドレス設定部４のアドレスと一
致すると、一致信号１０２がｌとなん発明が解決しよう
とする課題 しかしながら上記のような構威でｌｅｔ．　　デバッグ
の対象となるプログラム（マイクロプログラム）が高度
な分岐機能を持っていたり、サブルーチンの共用化をし
ていた場合、一致信号を発生するプログラムの経路を自
由に設定することは困難であった　例えば　第１Ｏ図に
示すようにアドレスＡ〜Ｇの命令を図中の矢印で示すよ
うな経路で実行可能なプログラムをデバッグの対象とし
て、アドレスＢの命令を実行後にアドレスＥまたはＦの
命令に分岐したときに一致信号を発生させる場色まずア
ドレスＢとＥを比較アドレス設定部に設定してプログラ
ムを実行し　次にアドレスＢとＦを比較アドレス設定部
に設定して前回と同じ条件でプログラムを実行する必要
があり、デバッグの効率が落ちてい１，　　また　同プ
ログラムのデバックに　例えばアドレスＡ，　　Ｄ，　
　Ｇの順に命令を実行したときに一致信号を発生させる
必要があるテストと、アドレスＤ，Ｅ，Ｆのいずれかの
命令を実行したときに一致信号を発生させる必要がある
テストを共に行いたい場合に１よ　同一のハードウェア
では不可能であった またその他の問題点として、パイプライン処理を行うプ
ロセッサのマイクロプログラムをデバッグする場合に（
上　アドレス記憶部にアドレスが記憶される時刻と、そ
のアドレスのマイクロ命令が実行される時刻とが異なり
、パイプラインの状況によっては比較アドレス設定部に
設定したアドレスの命令が実行される前に一致信号が出
力されてしまうことがあっ１，　　この場合の例を第１
１図に示すマイクロプログラムのタイミングチャートで
説明すも　ここで用いているプロセッサでＣ亀　　アド
レス記憶部にアドレスが入力されると、通常は次の時刻
にそのアドレスの命令が実行されるパ何らかの要因でパ
イプラインが停止すると（例えば　外部メモリからのデ
ータの読み出しに時間がかかり、メモリ読み出し命令の
実行終了が遅れた場合）、その停止期間中はアドレス記
憶部が記憶しているアドレスを保持するものであもまず
、時刻１ではアドレスＡがアドレス記憶部に入力され　
時刻２ではアドレスＡの命令が実行されると同時にアド
レス記憶部にアドレスＢが入力されも　時刻３で｛友　
アドレスＢの命令が実行されると同時にアドレスＣがア
ドレス記憶部に入力される力文　アドレスＢの命令の実
行終了が時刻４まで遅れるためにアドレス記憶部は時刻
４までアドレスＣを保持すも　この啄　一致信号を発生
するアドレスとして、アドレスＣを比較アドレス設定部
に設定しておくと、アドレスＢの命令の実行が終了しな
いうちにアドレスＣの一致信号が出力されも　ここで、
このアドレスＢの命令が条件分岐命令の場合に（上　分
岐条件の戊立・不戒立によっては一旦アドレス記憶部に
記憶されたアドレスＣがキャンセルされて実行されない
こともあるた八　誤った一致信号が出力されてしまう。

本発明はかかる点に鑑へ　複雑な経路を持つプログラム
のデバッグの場合にも自由にアドレス一致信号を発生す
るアドレスを設定でき、パイプライン処理を行うプロセ
ッサのマイクロプログラムに対しても正確にアドレス比
較ができるアドレス比較装置を提供することを目的とす
ム 課題を解決するための手段 請求項！記載の発明（友　プログラムの実行すべき命令
のアドレスを順次指定するアドレス記憶部と、比較対象
となる複数個のアドレスを設定する複数個の比較アドレ
ス設定部と、前記アドレス記憶部の記憶するアドレスと
前記比較アドレス設定部に設定された複数個のアドレス
との比較方法を指示する比較指示信号を設定する指示信
号設定部と、前記アドレス記憶部が記憶するアドレスと
前記比較アドレス設定部に設定された複数個のアドレス
が前記指示信号設定部に設定された比較指示信号が指示
する順序または組合せに従って一致したときにアドレス
一致信号を出力するアドレス比較部とを備えたアドレス
比較装置であも請求項４記載の発明！上　マイクロプロ
グラムを記憶する制御記憶と、前記制御記憶内の実行す
べきマイクロ命令のアドレスを順次指定するマイクロア
ドレス記憶部と、マイクロ命令の出力タイミングを゛制
御するパイプライン制御信号の指示によって前記制御記
憶から読みだされるマイクロ命令を保持し出力するマイ
クロ命令出力ラッチと、前記マイクロアドレス記憶部が
記憶するアドレスの比較対象となるｎ個（ｎは２以上の
任意の整数）のアドレスを設定する比較アドレス設定部
と、前記マイクロアドレス記憶部の記憶するアドレスと
前記比較アドレス設定部に設定された第１番目のアドレ
スが一致したときに前記バイブライン制御信号の指示に
よってマイクロ命令が出力きれるタイミングと同期して
第１段のアドレス一致信号を山力医　第（ｉ−１）段（
ｌは整数で２＄ｉ＄ｎ）のアドｌ／ス一致４１号が山力
されている場合でかつ前記マイク口アドレス記憶部の記
憶するアドレスと前記比較アド１／ス設定部に設定され
た第ｉ番目のアドレスが一致したときに前記バイブライ
ン制御信号のｆｆｌ示によってマイクロ命令が１」４力
されるタイミングと同期ｊ７て第ｉ段のアドレス一致信
号を出力するｎ個のアドレス比較部とを備えたアドレス
比較装置であ翫 作用 請求項ｌ記載の発明は前記した構成により、プログラム
のデバッグの嗜へ　　プログラムのト１ノースを開始し
たりプログラムの実行を一時停止する複数のアドレスを
比較アドレス設定部に設定Ｌどのような順序または組合
什でそのアドレスの命令が実行されたときに一致信号を
発生させるかを指定する比較指示信月を指示信号設定部
に設定１，た｛娠　プログラムを実行すａ　アドレス比
較部は、指示信号設定部に設定ざれた比較指示信号が指
定する順序または組合せで命令が実行されたときに、ア
ドレス一致４Ｎ号を出力ず瓜，：の比較指示４１号の指
定に１戴　例えば　比較アドレス設定部に設定されたア
ドレスが特定の順序で実行されたときに一致信号を発生
させる場合負　比較アドレス設定部に設定されたアドレ
スのどれかが実行されたときに一致信号を発生させる場
合や、比較アドレス設定部に設定されたアドレスのひと
つが実行された後にその他のアドレスのどれかが実行さ
れたときに一致信号を発生させる場合などがある。アド
レス比較部が出力するアドレス一致信号（Ｌ　マイクロ
プログラムの実行制御部に入力されてマイクロプログラ
ムの実行を停止したり、プログラムの実行トレース部に
入力されてトレースを開始するトリガとして使用されも
　これによって、多方向への分岐機能を持つ高機能なマ
イクロ命令負　共通のザブルーチンを使用しているプロ
グラムのデバッグにおいて転　任意の経路でアド１／ス
一致信号を発生させることかで永る。

請求項４記載の発明は前記した構成により、プログラム
のデバッグの際に　特定の順序で実行する複数のアドレ
ス（マイクロアドレス）を比較アドレス設定部に設定し
た紘　マイクロプログラムを実行ず瓜　第１の比較アド
レス設定部に設定きれた第１のアドレスの命令が実行さ
れると、第１段目のアドレス比較部は第１段のアドレス
一致信号を出力する爪　もしこの時点でバイブライン制
御信号がバイブライン停止を指示していると、バイブラ
イン処理が再開きれ一致したアドレスの命令が出力され
実行されるまで、第１段のアドレス一致信号の出力を停
止ずａ　第２段目以降のアドレス比較部（よ　前段のア
ドレス一致信号が出力されている場合のみ各段のアドレ
ス一致信号を出力する力送　この時もバイブライン制御
信号がパイプライン停止を指示していると、バイブライ
ン処理が再開され一致したアドレスの命令が出力され実
行されるまで、アドレス一致信号の出力を停止す翫　こ
れによって、パイプライン処理を行うブロセッザのマイ
クロプログラムのデバッグの陥にパイプライン動作が停
止したり、条件分岐命令の実行によって一旦アドレス記
憶部に入力されたアドレスのマイクロ命令が実行されず
にキャンセルされたりしてｋ　比較アドレス設定部に設
定されたアドレスの順序でマイクロ命令が実行された場
合にの次　誤りなくアドレス一致信号を発生させること
ができも 実施例 第１図は本発明の第１の実施例におけるアドレス比較装
置の構或図を示するものであり、　３つの比較アドレス
を設定してその組合せによってアドレス一致信号を発生
させることを目的とすも　第１図において、２、　３、
４は比較対象となる第１、第２および第３のアドレスを
設定する第１、第２および第３の比較アドレス設定ｆ！
４．１１はマイクロプログラムを記憶する制御記像　１
２は制御記憶１ｌのアドレスを順次指定するマイクロア
ドレス記憶臥　３４はマイクロアドレスの一致信号を発
生するときのアドレスの比較方法（比較モード）を指定
する指示信号設定部玄　本実施例では２ビットの比較信
号を出力し　上位１ビットを信号ｌ００Ａに　下位１ビ
ットを信号１００Ｂに割り当てていも　５はマイクロア
ドレス記憶部ｌ２が記憶しているアドレスと第１比較ア
ドレス設定部２に設定されているアドレスが一致してい
る場合に信号１０１に１を出力する第１アドレス比較敵
６はマイクロアドレス記憶部ｌ２が記憶しているアドレ
スと第２比較アドレス設定部３に設定されているアドレ
スが一致している場合に信号１０２に１を出力する第２
アドレス比較敵　７はマイクロアドレス記憶部ｌ２が記
憶しているアドレスと第３比較アドレス設定部４に設定
されているアドレスが一致している場合に信号１０３に
１を出力する第３アドレス比較餓　６０は指示信号設定
部３４からの比較指示信号に従ってアドレス一致信号１
１２を発生するアドレス一致検出部であり、信号＋０１
が１になったことを記憶する第１のフリップフロップ６
１、信号１０７がｌになったことを記憶する第２のフリ
ップフロップ６２、セレクタ６３、ＡＮＤゲート６４、
　６５、　６６、ＯＲ’７’−　ｈ　６　７、　６８、
　６９によって構或されも以上のように構或された第１
の実施例のアドレス比較装置について、第１アドレス設
定部２にアドレスＡを設定し　第２アドレス設定部３に
アドレスＢを設定し　第３アドレス設定部４にアドレス
Ｃを設定し　指示信号設定部３４に　第２図に示すとこ
ろの比較モード１〜４のそれぞれを設定し　マイクロア
ドレス記憶部１２に記憶されるマイクロアドレスがＸ−
Ａ−Ｂ−Ｃ−Ｙと順に変化して制御記憶１１からマイク
ロ命令を読みだすマイクロプログラムを実行したときの
動作を例にして説明すも　第２図（上　各比較モードに
おける比較指示信号（信号１００Ａ，ＩＯＯＢに出力さ
れる信号）の値と、その時のセレクタ６３の動作および
各モードを設定した場合にアドレス一致信号１１２が出
力される条件を示す。

まず、指示信号設定部３４に比較モード１　（比較指示
信号＝００）を設定した場合１よ　信号ｌ０ＯＡが０な
ので、ＯＲゲート６７の出力信号１０５は第２アドレス
比較部５２の出力信号１０２がそのまま出力されも　そ
れ玄　ＡＮＤゲート６５の出力信号１０７は第１比較ア
ドレス設定部２に設定された第１比較アドレスＡがマイ
クロアドレス記憶部ｌ２のアドレスと一致した後に　第
２比較アドレス設定部３に設定された第２比較アドレス
Ｂがマイクロアドレス記憶部ｌ２のアドレスと一致した
ことを示し　フリップフロップ６２に記憶されも　その
Ｋ　　ＡＮＤゲート６４の出力信号１０６は常に０とな
っていも　ＯＲゲート６８の出力信号１０９は第３比較
アドレス設定部４に設定された第３比較アドレスＣがマ
イクロアドレス記憶部ｌ２のアドレスと一致したことを
示も　そして、ＡＮＤゲート６６の出力信号１１０は第
１比較アドレスＡ，第２比較アドレスＢが順にマイクロ
アドレス記憶部ｌ２のアドレスと一致した後に　第，３
比較アドレスＣがマイクロアドレス記憶部ｌ２のアドレ
スと一致したときに１となん　信号１００Ｂが０なので
セレクタ６３は信号１１０を選択して出力するの玄　ア
ドレス一致信号１ｌ２は’Ｊｌ比較アドレスＡ、第２比
較アドレス＆第３比較アドレスＣの順にマイクロアドレ
ス記憶部ｌ２のアドレスと一致したときに１を出力すも
第３図に　実際に比較モードｌで実際にマイクロプログ
ラムを実行したときの各信号の値の変化を示九　時刻２
でマイクロアドレスがＡとなったときにフリップフロッ
プ６ｌの出力信号１０４が１に変化し　時刻３でマイク
ロアドレスがＢとなったときにフリップフロップ６２の
出力信号１０８が１に変化すも　そして、時刻４でマイ
クロアドレスがＣとなったときにアドレス一致信号１１
２に１が出力されも この比較モード＆上　例えば複数のメインルーチンから
共通に呼ばれるサブルーチンが存在するマイクロプログ
ラムにおいて、特定のメインルーチンからそのサブルー
チンが呼ばれたときにアドレス一致信号を発生させたい
場合に有効であも次に　指示信号設定部３４に比較モー
ド２（比較指示信号＝ｌＯ）を設定した場合：友　信号
ｌ０ＯＡが１なので、ＯＲゲー１・６７の出力信号１０
５は常に１となって、フリップフロップ６１の出力｛Ｊ
号１０４およびフリップフロップ６２の出力信号１０８
１上　第１比較アドレスＡがマイクロアドレス記憶部ｌ
２のアドレスと一致したときに１に変化する。そのＫ　
　ＡＮＤゲート６４の出力信月１０６（よ　イ言号１０
０Ａが１なので第２アドレス比較部５２の出力信号１０
２がそのまま出力されるたＡ　　ＯＲゲート６８の出力
信号１０９は第２比較アドレスＢまたは第３比較アドレ
スＣがマイクロアドレス記憶部１２のアドレスと一致し
たことを示す。そして、ＡＮＤゲート６６の出力信！３
１１０１１　　第１比較アドレスＡがマイクロアドレス
記憶部ｌ２のアドレスと一致した後に第２　Ｊ：ｌ：較
アド１／スＢまたは第３比較アドレスＣがマイクロアド
レス記憶部ｌ２のアドレスと一致したことを示す。信ｑ
ｌＯ　ＯＢが０なのでセレクタ６３は信弓１１０を選択
１，て出力するので、アドレス一致信ｑｚ２は第１比較
アドレスＡがマイクロアドレス記憶部１２のアドレスと
一致した後に　第２比較アド１／ス８または第３比較ア
ドレスＣがマイクロアドレス記憶部１２のアドレスと一
致］２たどきに１を出力ずａ 第４図に　実際に比較モード２でマイクロプログラムを
実行したときの各信号の値の変化を示机時刻２でマイク
ロアドレスがＡとなったときにフリップフロツブ６１の
出力信号位１０４およびフリップフロップ６２の出力信
号１０８がＩに変化ず転　そして、時刻３でマイクロア
ドレスがＢとなったときにＯＲゲート６８の出力信号１
０９が１になり、アドレス一致信号１１２に１が出力さ
れ忍　もし　マイクロアドレスがＡとなった後に比較ア
ドレスＢより先に比較アドレスＣが一致したとしてｔｈ
　　ＯＲ６８の出力信号１０９はｌとなるた吹　アドレ
ス一致信号１１２に１が出力され忍 この比較モード（友　例えば条件分岐を含むマイクロプ
ログラムをデバッグする際に　分岐命令の実行直後のア
ドレスでマイクロプログラムを停止さ＋ｉξ　分岐戒立
または不或立のどちらを実行しているかを調べるために
アドレス一致信月を発生さぜたい場合に有効であへ 次に　指示｛ｊ号設定部４に比較モード３　（比較指示
信月一ＩＩ）を設定した場合ｌエ　　信号１００Ａが１
なので、ＯＲゲート６７の出力信号１０５は常に１とな
って、フリップフロップ６１の出力信号１０４およびフ
リップフロツブ６２の出力信号１　０　８　１Ｌ　　第
１比較アドレスＡがマイクロアドレス記憶部ｌ２のアド
レスと一致したときに１に変化すも　そのＫ　　ＡＮＤ
ゲート６４の出力信号＋　０　６　＋＆　　信号１００
Ａが１なので第２アドレス比較部５２の出力信号１０２
がそのまま出力されるた．ｌＡ　　ＯＲゲート６８の出
力信号１０９は第２比較アドレスＢまたは第３比較アド
レスＣがマイクロアドレス記憶部Ｉ２のアドレスと一致
したことを示す゛。そして、ＯＲゲート６９の出力信号
１１１１裏　第１比較アドレスＡまたは第２比較アドレ
スＢまたは第３比較アドレスＣがマイクロアドレス記憶
部１２のアドレスと一致したことを示机信ｑ１　０　０
Ｂが１なのでセレクタ６３は信号１ｌ１を選択して出力
するので、アドレス一致信月ｌｌ２は第１比較アドレス
Ａまたは第２比較アドレスＢまたは第３比較アドレスＣ
がマイクロアドレス記憶部ｌ２のアドレスと一致したと
きに１を出力すも 第５図に　実際に比較モード３でマイクロプログラムを
実行したときの各信号の値の変化を示′！１１時刻２で
マイクロアドレスが入となったときにフリップフロップ
６１の出力信号１０４およびフリップフロップ６２の出
力信号１０８が１に変化して、アドレス一致信号１１２
にｌが出力され瓜もに　マイクロアドレスがＡとなる前
に　比較アドレスＢまたは比較アドレスＣが一致したと
して＆　　ＯＲゲート６８の出力信号１０９が１となる
た践　アドレス一致信号１１２に１が出力され忍この比
較モード（よ　例えばオペランドの種類や値によって異
なるアドレスのマイクロ命令を実行するような命令のマ
イクロプログラムをデバッグする際に　オペランドとマ
イクロプログラムの詳細な関係を知らずに　実行する可
能性のあるすベてのマイクロアドレスでアドレス一致信
号を発生させたい場合に有効であも 最後に　指示信号設定部４に比較モード４（比較指示信
号＝Ｏｌ）を設定した場合（友　信号１ｏＯＡが０なの
で、ＯＲゲート６７の出力信号１０５は′Ｍ２アドレス
比較部５２の出力信号１０２がそのまま出力され＆　　
ＡＮＤゲート６５の出力信号１０７は第１比較アドレス
Ａがマイクロアドレス記憶部ｌ２のアドレスと一致した
後に　第２比較アドレスＢがマイクロアドレス記憶部ｌ
２のアドレスと一致したことを示し　フリップフロップ
６２に記憶されム　そのＫ　　ＡＮＤゲート６４の出力
信号１０６は常に０となってい４　　０Ｒゲート６８の
出力信号１０９は第３比較アドレスＣがマイクロアドレ
ス記憶部ｌ２のアドレスと一致したことを示す。そして
、ＯＲゲート６９の出力信号＋１１は第１比較アドレス
Ａ、第２比較アドレスＢが順にマイクロアドレス記憶部
１２のアドレスと一致したとき力＼　または第３比較ア
ドレスＣがマイクロアドレス記憶部１２のアドレスと一
致したときに１となん　信号１００Ｂが１なのでセレク
タ６３は信号１１１を選択して出力するの双アドレス一
致信号１１２は第１比較アドレスＡ１第２比較アドレス
Ｂが順にマイクロアドレス記憶部ｌ２のアドレスと一致
する力＼　または第３比較アドレスＣがマイクロアドレ
ス記憶部１２のアドレスと一致したときにｌを出力す瓜 第６図に　実際に比較モード４でマイクロプログラムを
実行したときの各信号の値の変化を示す。

時刻２でマイクロアドレスがＡとなったときにフリップ
フロップ６１の出力信号１０４が１に変化すも　そして
、時刻３でマイクロアドレスがＢとなったときにフリッ
プフロップ６２の出力信号１０８が１に変化し　アドレ
ス一致信号１１２に１が出力されも また　仮に　マイクロアドレスがＡとなる前に比較アド
レスＢまたは比較アドレスＣが一致したとしてＬ　　Ｏ
Ｒゲート６８の出力信号１０９が１となるた奴　アドレ
ス一致信号１１２に１が出力されも 以上のように本実施例によれば　数個のＡＮＤ，ＯＲゲ
ートと、比較方法を指定する２ビットの指示信号設定部
を追加するだけ玄　３つの比較アドレスの多様な組合せ
に対してマイクロアドレスの一致信号を発生するように
自由に設定することができ、マイクロプログラムのデバ
ッグの効率を上げることができも なｋ　　１１の実施例において比較アドレスとして設定
するアドレスの個数は３とした力ｔ　アドレス一致検出
部６の構或を変えることにより他の個数にも対応可能で
あも　また　もっと多様なアドレスの組合せでアドレス
一致信号を発生することもできも また　設定する比較アドレスの個数が１もしくは２でよ
い場合にζ上　第１〜第３の比較アドレス設定部のいず
れか２つ以上に同じアドレスを設定することにより、本
実施例のアドレス比較装置をそのまま使用することがで
きも 第７図は本発明の第２の実施例におけるアドレス比較装
置の構或図を示すものであり、パイプライン制御のプロ
セッサで使用することを目的としていも　第７図におい
て、第１図と同一のものには同一の番号を付してあ４　
　１３はパイプライン制御信号が１のときは制御記憶１
１から出力されるマイクロ命令を入力して記憶し　パイ
プライン制御信号が０のときは記憶しているマイクロ命
令を保持するマイクロ命令出力ラッチであム　ここ玄　
パイプライン制御信号はマイクロ命令出力ラッチｌ３に
保持されているマイクロ命令の実行が１単位時間内で終
了しない場合に０になり、その他の場合はｌであ４　　
７１はマイクロアドレス記憶部ｌ２のアドレスと第１比
較アドレス設定部２のアドレスが一致しているときに信
号２００に１を出力する第１段目アドレス比較餓　８１
はパイプライン制御信号が１のときは第１段目アドレス
比較部７ｌから出力される信号２００を入力して記憶し
　パイプライン制御信号が０のときは記憶している信号
値を保持する第１段出力ラッチ、７２はマイクロアドレ
ス記憶部ｌ２のアドレスと第２比較アドレス設定部３の
アドレスが一致しているときに信ｑ２０　２に１を出力
する第２段目アドレス比較刊（　８２はパイプライン制
御信号がｌのときは第２段目アドレス比較部７２から出
力される信弓２０２と第１段出力ラッヂ８ｌの出力信月
２０１とをＡＮＤゲート９ｌを通し人力したものを記憶
し　バイブライン制御信弓が０のときは記憶している信
月値を保持する第２段出力ラッチ、７３はマイクロアド
レス記憶部ｌ２のアドレスと第３比較アドレス設定部４
のアドレスが一致１，ているときに信月２０５に１を出
力する第３段目アドレス比較舐　８３はバイブライン制
御４ＭＭが１のときは第３段一アドレス比較部７３から
出力される信月２０５と第２段出力ラッヂ８２の出力信
月２０４をＡＮＤゲート９２を通して人力して記憶し　
バイブライン制御信号がＯのときは記憶（２ている信号
値を保持する第３段出力ラッチである。

以−Ｌのように構成された第２の実施例のアド］ノス比
較装置について、第１１図に示すマイクロプログラムを
実行した場合を例として説明すん第８図（．ｔ．本発明
第２の実施例のアドレス比較装置を用いて同じマイクロ
プログラムを実行したときの動作を示すタイミングチャ
ートであ廐まず、時刻ｌではアドレスＡがマイク口アド
レス記憶部１２に人力さね、第１段目アドレス比較部７
ｌの出力信号２００が１とな翫　時刻２ではバイブライ
ン制御信月が１なので、制御記憶ｌ１から読みだされた
アドレスＡの命令がマイクロ命令出力ラッヂｌ３に人力
さ１上　同時に４ｖ号２００の値が第１段出力ラッチ８
１に入力されも　この啄　マイク口アドレス記憶部ｌ２
には次のアドレスＢが入力さ４玉　第２段目アドレス比
較部７２の出力信号２０２が１となり、ＡＮＤゲート９
１で第１段出力ラッチ８１の出力信号２０１の値と論理
積がとられ　ＡＮＤゲー｝９１の出力信号２０３　ｆ）
＜　１となも　時刻３ではバイブライン制御信号が１な
ので、制御記憶１１から読みだされたアドレスＢの命令
がマイクロ命令出力ラッチ１３に入力され　同時に４Ｗ
月２０３の値が第２段出力ラッチ８２に大力されも　こ
の除　マイクロアドレス記憶部ｌ２には次のアドレスＣ
が入力さ札　第３段目アドレス比較部７３の出力信号２
０５が１となり、ＡＮＤゲー１・９２で第２段出力ラッ
チ８２の出力信号２０４の値と論理積がとら札　ＡＮＤ
ゲート９２の出力信号２０６が１となも　しかし時刻４
ではバイブライン処理が停止；−　バイブライン制御信
ＢがＯとなるの″Ｑ、制御記憶１ｌから読みだされたア
ドレスＣの命令はマイクロ命令出カラッヂ１３に入力さ
れづ１　信号２０６の鎧も第３段出力ラッヂ８３に入力
されないた吹　アドレス一致信号２０７は０が保持され
へ　まな　パイプライン処理が停止しているので、マイ
クロアドレス記憶部１２には次のマイクロアドレスが入
力され−４−　アドレスＣが保持されるので、第３段目
アドレス比較部７３の出力信号２０５が１となり、 Ａ　Ｎ　Ｉ）ゲート９２で第２段出力ラッチ８２の出力
信弓２０４の値（バイブライン制御信号がＯなので保持
されている）と論理積がとら１１，ＡＮＤゲート９２の
出力信号２０６が１となム　そｊ７て、時刻５でバイブ
ライン制御信弓が１になってから、｛ｊ号２０６の（ｔ
ｉ　ｌが第３段出力ラッチ８３に入力さ札　アドレス一
致信号２０７に１が１４ｊカされん以上のように本実施
例によれば　バイブライン処理を行うプロセッサのマイ
クロプログラムをデバッグする場合でｋ　マイクロ命令
が実行されるタイミングと同期してアドレス一致信号を
発生することができも　また　アド１／スＢのマイクロ
命令が条件分岐命令で、アドレスＣがキャンセルされる
ような場合でも、誤ったアドレス一致信号を発生させる
ことがなく、プログラムのデバックノ効率および確度を
上げることができも な籾　第２の実施例において（友　アドレス一致信号の
出力を制御するために信号値を一定時間のみ保持するラ
ッチを用いているので、第１〜第３の比較アドレスが連
続して一致したときのみアドレス一致信号２０７が１と
な瓜　例えば　アドレスがＡ−Ｂ−Ｘ−Ｃの順に実行さ
れた場合にはアドレス一致信号２０７は１とならないた
敗　連続したアドレスの検出が可能となａ　もし　比較
アドレスが連続１，て一致していなくても、特定の順番
で一致したときにアドレス一致信号を発生させるために
は　第１の実施例で用いたフリップフロップのように信
号値を記憶する回路を使用すれば可能である。

発明の効果 以上説明したように　請求項ｌ、　２および３記載の発
明によれば　簡単なハードウェアを追加するだけで、比
較アドレスの多様な順序や組合せに対してアドレスの一
致信号を発生可能となり、プログラムのデバッグの効率
を上げることができムま？＝　　請求項４記載の発明に
よれば　パイプライン処理を行うプロセッサのマイクロ
プログラムをデバッグする場合でＬ　マイクロ命令が実
行されるタイミングと同期した正確なアドレス一致信号
を発生することができ、その実用的効果は太き（℃

【図面の簡単な説明】

第１図は本発明における第１の実施例のアドレス比較装
置の構或は　第２図は同実施例の比較方法の説明は　第
３図〜第６図は同実施例の動作を説明するタイミングチ
ャート、第７図は本発明における第２の実施例のアドレ
ス比較装置の構戊ハ第８図は同実施例の動作を説明する
タイミングチャート、第９図は従来のアドレス比較装置
の構或は　第１Ｏ図は従来のアドレス比較装置の動作を
説明するプログラムの流れ＠　ｉｌｌ図は従来のアドレ
ス比較装置の動作を説明するタイミングチャートであも １・・・アドレス記憶餓　２・・・第１比較アドレス設
定餓　３・・・第２比較アドレス設定敵　４・・・第３
比較アドレス設定餓　５・・・第１アドレス比較訊　６
・・・第２アドレス比較餓　７・・・第３アドレス比較
餓８・・・ｉｌフリップフロップ、　９・・・第２フリ
ップフロップ、　１０・・・ＡＮＤゲート、　ｌ１・・
・制御記億ｌ２・・・マイクロアドレス記憶餓　１３−
・・マイクロ命令出力ラッチ、　３４・・・指示信号設
定Ｒ．　６０・・・アドレス一致検出敵　７１・・・第
１段目アドレス比較敵　７２・・・第２段目アドレス比
較餓　７３・・・第３段目アドレス比較！８１・・・第
１段出力ラッチ、８２・・・第２段出力ラッチ、　８３
・・・第３段出力ラッチ。

Claims (4)

【特許請求の範囲】
1. （１）プログラムの実行すべき命令のアドレスを順次指
   定するアドレス記憶部と、比較対象となる複数個のアド
   レスを設定する複数個の比較アドレス設定部と、前記ア
   ドレス記憶部の記憶するアドレスと前記比較アドレス設
   定部に設定された複数個のアドレスとの比較方法を指示
   する比較指示信号を設定する指示信号設定部と、前記ア
   ドレス記憶部が記憶するアドレスと前記比較アドレス設
   定部に設定された複数個のアドレスが前記指示信号設定
   部に設定された比較指示信号が指示する比較方法に従っ
   て一致したときにアドレス一致信号を出力するアドレス
   比較部とを備えたことを特徴とするアドレス比較装置。
2. （２）比較アドレス設定部は第１、第２および第３の比
   較アドレス設定部からなり、アドレス比較部は、アドレ
   ス記憶部が記憶するアドレスと前記第１、第２および第
   ３の比較アドレス設定部に設定されたアドレスとが一致
   した時に、第１、第２および第３のアドレス一致信号を
   出力する第１、第２および第３のアドレス比較部からな
   り、指示信号設定部に設定された比較指示信号が比較モ
   ード１を示す場合には前記第１アドレス一致信号と前記
   第２アドレス一致信号と前記第３アドレス一致信号がこ
   の順序で出力されたときにアドレス一致信号を出力し、
   前記比較指示信号が比較モード２を示す場合には前記第
   １アドレス一致信号が出力された後に前記第２アドレス
   一致信号または前記第３アドレス一致信号が出力された
   ときにアドレス一致信号を出力し、前記比較指示信号が
   比較モード３を示す場合には前記第１アドレス一致信号
   または前記第２アドレス一致信号または前記第３アドレ
   ス一致信号のどれかが出力されたときにアドレス一致信
   号を出力するアドレス一致検出部とを具備した請求項１
   記載のアドレス比較装置。
3. （３）マイクロプログラムを記憶する制御記憶を設け、
   アドレス記憶部が前記制御記憶内の実行すべきマイクロ
   命令のアドレスを順次指定するマイクロアドレス記憶部
   である請求項１または２記載のアドレス比較装置。
4. （４）マイクロプログラムを記憶する制御記憶と、前記
   制御記憶内の実行すべきマイクロ命令のアドレスを順次
   指定するマイクロアドレス記憶部と、マイクロ命令の出
   力タイミングを制御するパイプライン制御信号の指示に
   よって前記制御記憶から読みだされるマイクロ命令を保
   持し出力するマイクロ命令出力ラッチと、前記マイクロ
   アドレス記憶部が記憶するアドレスの比較対象となるｎ
   個（ｎは２以上の任意の整数）のアドレスを設定する比
   較アドレス設定部と、前記マイクロアドレス記憶部の記
   憶するアドレスと前記比較アドレス設定部に設定された
   第１番目のアドレスが一致したときに前記パイプライン
   制御信号の指示によってマイクロ命令が出力されるタイ
   ミングと同期して第１段のアドレス一致信号を出力する
   第１段目のアドレス比較部と、第（ｉ−１）段（ｉは整
   数で２≦ｉ≦ｎ）のアドレス一致信号が出力されている
   場合でかつ前記マイクロアドレス記憶部の記憶するアド
   レスと前記比較アドレス設定部に設定された第ｉ番目の
   アドレスが一致したときに前記パイプライン制御信号の
   指示によってマイクロ命令が出力されるタイミングと同
   期して第ｉ段のアドレス一致信号を出力する（ｎ−１）
   個のアドレス比較部とを具備したアドレス比較装置。