JPH03175743A - シリアル／パラレル変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、シリアル／パラレル変換方式に関する。より
詳細には、本発明は、ディジタル信号をパラレル信号に
変換して伝送した後、再びシリアル信号に変換する新規
な方式に関する。

従来の技術 ディジタル信号を取り扱う場合に、各ビットを１本の伝
送路に１ビットずつ順次伝送するシリアル方式と、複数
の伝送路を介して同時に複数のビットを伝送するパラレ
ル方式とがある。

一般に、シリアル方式は、伝送路の数を少なくすること
ができる。しかしながら、伝送路内における信号の伝送
速度が高くなるという問題がある。

一方、パラレル方式では、データ信号の伝送量に比較し
て伝送速度を低く保つことができるが、その分、伝送バ
ス数を増加する必要があり、汎用性に乏しいという問題
がある。

そこで、実際には、上述のような２種の方式は、ひとつ
のシステムの中で用途に応じて使い分けられており、デ
ィジタル信号処理システムの内部ではシリアル信号から
パラレル信号への変換あるいはパラレル信号からシリア
ル信号への変換が頻繁に行われている。

従来、ディジタル信号のシリアル／パラレル変換あるい
はパラレル／シリアル変換はシフトレジスタを用いて処
理されている。シフトレジスタは、各々が１ビットを格
納することができる複数のレジスタを直列に接続して構
成され、クロックを印加することによって格納したデー
タを順次隣接するレジスタに転送することができるよう
に構成されている。−船釣にはＤ型フリップフロップ等
によって構成される。

発明が解決しようとする課題 上述のように、ディジタルデータのシリアル／パラレル
変換は、一般にシフトレジスタによって行われているが
、この場合、例えば、パラレル信号に変換された信号を
元のシリアル信号に復元する場合に、パラレル変換した
ときと同じクロック信号が必要になる。このため、シリ
アル変換するパラレル信号から何らかの方法でクロック
信号を生成することが一般的であるが、このクロック信
号抽出処理を実行するための回路を付加する必要があり
、パラレル／シリアル変換回路の回路規模が増大する傾
向にある。

そこで、本発明は、上記従来技術の問題点を解決し、よ
り簡潔な回路によってシリアル信号に復元することがで
きる新規なシリアル／パラレル変換方式を提供すること
をその目的としている。

課題を解決するための手段 即ち、本発明に従うと、ディジタル信号を、ｎビットの
パラレル信号に変換する方式であって、変換されるディ
ジタル信号の最初の１ビットからｎビット毎に該ディジ
タル信号を監視し、監視時に信号が状態を遷移している
時には自身の出力信号の状態を遷移するように構成され
た第１の信号検知回路と、変換されるディジタル信号の
第２番目の１ビットからｎビット毎に該ディジタル信号
を監視し、監視時に信号が状態を遷移している時には自
身の出力信号の状態を遷移するように構成された第２の
信号検知回路と、以下、変換されるディジタル信号の第
ｎ番目の１ビットからｎビット毎に該ディジタル信号を
監視し、監視時に信号が状態を遷移している時には自身
の出力信号の状態を遷移するように構成された第ｎの信
号検知回路まで、ｎ個の信号検知回路を備えた変換回路
によって変換処理を実行することを特徴とするシリアル
／パラレル変換方式が提供される。

また、上記本発明に係る方式によって生成されたパラレ
ル信号をシリアル信号に変換する方式として、本発明に
従い、入力されるｎビットのパラレル信号全ての排他的
論理和を出力する回路を備えた変換回路によって、元の
シリアル信号を復元することを特徴とするシリアル／パ
ラレル変換方式が提供される。

起重 本発明に係るシリアル／パラレル変換方式は、その独特
の変換方式により、極めて簡潔な処理によって元のシリ
アル信号に復元することができる。

また、この復元処理には、クロック信号を一切必要とし
ない。

以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。

実施例 第１図は、本発明に係るシリアル／パラレル変換方式を
実施することができるシリアル／パラレル変換回路の基
本的な構成を示す図である。尚、説明を簡単にするため
に、本実施例では、入力されたシリアル信号を２ピツト
のパラレル信号に変換する処理に対応している変換回路
について説明する。

第１図に示すシリアルパラレル変換回路は、シリアルデ
ータ信号Ｄ１．．の入力端子に接続された、人力信号の
遷移状態を検知する信号検知回路Ａと、分周回路Ｂと、
１対のゲート回路ＣおよびＤとから構成されている。

第２図は、第１図に示したシリアル／パラレル変換回路
の動作を説明するための信号波形図であり、以下、第２
図を参照しながら、第１図に示したシリアル／パラレル
変換回路の機能を説明する。

尚、第２図において示される各信号の参照符号は、第１
図中にも記載しである。

信号検知回路Ａは、この回路に人力されるクロック信号
ＣＬＫにより制御される１対のＤ型フリップフロップＦ
、およびＦ２と、排他的論理和回路Ｘ１　とから構成さ
れている。Ｄ型フリップフロップＦ、およびＦ２は、人
力り５．、に対して互いに直列に接続されており、Ｄ型
フリップフロップＦ＋およびＦ２の各出力信号Ｓ１およ
びＳ２が、排他的論理和回路ｘｌの入力に接続されてい
る。ここで、第２図に示すように、フリップフロップＦ
１の出力信号Ｓ１は入力信号り５．、が１ビット遅延し
た信号であり、また、フリップフロップＦ２の出力信号
Ｓ２は入力信号Ｄｉｎが更に１ビット遅延した信号であ
る。従って、信号Ｓ、と８２との排他的論理和である信
号Ｓ３は、第２図に示すように、信号Ｓ１　と８２とが
一致していないときだけ１″になる信号である。

分周回路Ｂは、Ｄ型フリップフロップＦ３によ− り構成されており、第２図に示すような、信号検知回路
Ａの制御に使用されているクロック信号ＣＬＫを１７２
分周した信号Ｃ１と、信号Ｃ１の反転信号て、とを出力
するように構成されている。

一方、各ゲート回路ＣおよびＤは、いずれも排他的論理
和回路Ｘ２またはＸ３　とＤ型フリップフロップＦ４ま
たはＦ５とから構成されている。排他的論理和回路ｘ２
またはＸ３の入力の一方には、前述の信号検知回路Ａの
出力信号Ｓ３が入力されており、また、Ｄ型フリップフ
ロップＦ、またはＦ５には、それぞれ信号Ｃ１またはで
、がクロックとして入力されている。従って、このゲー
ト回路ＣおよびＤからは、第２図に示すような、信号Ｐ
１およびＦ２が出力される。

ここで、第２図に示すように、信号Ｐ１は、入力信号Ｄ
Ｉ＋、の最初の１ビットから２ビット毎のタイミングに
入力信号Ｄｉｎが状態を遷移している時にのみ、自身も
２ビット遅れて状態を遷移する信号である。また、信号
Ｐ２は、入力信号Ｄ１．．の２番目の１ビットから２ピ
ツト毎のタイミングに入８ 力信号り量、、が状態を遷移している時にのみ、自身も
２ビット遅れて状態を遷移する信号である。本発明に係
る方式においては、このような信号Ｐ１およびＦ２が、
パラレル信号として取り扱われる。

第３図は、上述のような本発明に係るシリアル／パラレ
ル変換方式により生成されたパラレル信号によって信号
伝送を行い、再び元のシリアル信号を復元するシステム
の構成例を示す図である。

同図において、シリアル／パラレル変換回路１は、第１
図に示した変換回路と同じ構成を有しており、入力され
たシリアル信号Ｄ　ｌ　ｈを２ビットのパラレル信号Ｐ
１およびＦ２に変換して伝送路２ａおよび２ｂに出力す
る機能を有している。

一方、受信側のパラレル／シリアル変換回路３は、伝送
路２ａおよび２ｂを入力に接続された唯１つの排他的論
理和回路Ｘｌｏから構成されている。

即ち、前述のように、伝送信号Ｐ＋およびＦ２は、１ビ
ットおきにシリアル信号Ｄｉｎの遷移状態を監視して得
られた信号であり、第２図に合わせて示すように、これ
らの排他的論理和をとることによって、元のシリアル信
号Ｄ　Ｌ　ｈが復元される。

このように、本発明による方式に従って生成されたパラ
レル信号は、極めて簡単な回路によってシリアル信号に
復元することができる。

尚、本実施例は、人力されたシリアル信号を２ビットの
パラレル信号に変換する場合について説明したが、これ
をより多くのビット数のパラレル変換に拡張することは
、当業者にとって極めて容易なことである。

発明の詳細 な説明したように、本発明に係るシリアル／パラレル変
換方式によれば、パラレル変換された信号を元のシリ、
アル信号に復元する際に、クロック信号を使用する必要
がなく、また、復元のためのパラレル／シリアル変換回
路の構成は極めて簡潔である。

従って、伝送帯域の狭い伝送路を使用して高速なデータ
伝送を行う場合に、極めて容易にパラレル伝送を実現す
ることができる。

【図面の簡単な説明】

第１図は、本発明に係るシリアル／パラレル変換方式を
実行することができるシリアル／パラレル変換回路の構
成例を示す図であり、 第２図は、第１図に示した変換回路の動作を説明するた
めの信号波形図であり、 第３図は、第１図に示した変換回路によってパラレル変
換された信号を、元のシリアル信号に復元するための回
路を示す図である。 〔主な参照番号〕 １・・・シリアル／パラレル変換器、 ２ａ１２ｂ・・・伝送路、 Ｆ＋　、Ｆ２　、Ｆ３　、Ｆ４　、Ｆｓ　　・・・・・
・Ｄ型フリップフロップ、 ＸＩ　、Ｘ２　、Ｘ３　、Ｘ、ｏｚｚ　１・・・・排他
的論理和回路

Claims (2)

【特許請求の範囲】
1. （１）ディジタル信号を、ｎビットのパラレル信号に変
   換する方式であって、 変換されるディジタル信号の最初の１ビットからｎビッ
   ト毎に該ディジタル信号を監視し、監視時に信号が状態
   を遷移している時には自身の出力信号の状態を遷移する
   ように構成された第１の信号検知回路と、 変換されるディジタル信号の第２番目の１ビットからｎ
   ビット毎に該ディジタル信号を監視し、監視時に信号が
   状態を遷移している時には自身の出力信号の状態を遷移
   するように構成された第２の信号検知回路と、 以下、変換されるディジタル信号の第ｎ番目の１ビット
   からｎビット毎に該ディジタル信号を監視し、監視時に
   信号が状態を遷移している時には自身の出力信号の状態
   を遷移するように構成された第ｎの信号検知回路まで、
   ｎ個の信号検知回路を備えた変換回路によって変換処理
   を実行することを特徴とするシリアル／パラレル変換方
   式。
2. （２）請求項１に記載されたシリアル／パラレル変換方
   式に従ってパラレル信号に変換されたディジタル信号を
   シリアル信号に変換する回路であって、入力されるｎビ
   ットのパラレル信号全ての排他的論理和を出力する回路
   を備えた変換回路によって元のシリアル信号を復元する
   ことを特徴とするシリアル／パラレル変換方式。