JPH03183209A

JPH03183209A - 電圧駆動形半導体素子の駆動回路

Info

Publication number: JPH03183209A
Application number: JP27800889A
Authority: JP
Inventors: Kiyoaki Sasagawa; 清明笹川; Hiroshi Miki; 広志三木; Tadashi Miyasaka; 忠志宮坂
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-11-16
Filing date: 1989-10-25
Publication date: 1991-08-09
Anticipated expiration: 2014-06-28
Also published as: JP2913699B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＩＧＢＴ、パワーＭＯ３ＦＥＴなどの電圧駆
動形半導体素子の駆動回路に関し、特に、インバータな
どの電力変換装置において、短絡事故などによって生じ
る過電流から、これらの素子を保護する過電流保護機能
を有する駆動回路に関する。

（従来の技術〕前記のごとき電力変換装置では、運転中の過電流故障の
中で、素子破壊につながる故障として負荷短絡や地絡が
ある。電圧駆動形半導体素子としてＩ　ＧＢＴを例にと
り、電力変換装置における短絡事故時の模擬回路と、素
子の電圧、電流波形を第９図、第１Ｏ図に示す。

短絡期間中は、ＩＧＢＴ２にはほぼ直流回路電圧が印加
された状態で短絡電流が流れる。図中１は直流電源、３
は配線インダクタンスを示す。

この短絡電流は直流定格電流の５〜６倍（高耐圧の素子
ではｌＯ倍程度）にも達する。従って、短絡期間中に素
子に印加される瞬時電力は極めて大きく、短絡検知後、
所定の時間（１０μｓｅｃ程度）内にゲートをオフする
ことにより過電流をしゃ断する必要がある。

過電流保護機能を持つ駆動回路の従来例を第ｎ図に示す
。４は主スイツチング素子としてのＩＧＢＴ、５は信号
絶縁用フォトカプラ、６および７はそれぞれオンゲート
電圧印加用電圧源とオフゲート電圧印加用電圧源であり
、これら電圧源６゜７には、フォトカプラ５によりトラ
ンジスタ８を介して与えられる信号により該フォトカプ
ラ５と相補的に動作する１対のトランジスタ９．１０が
接続されている。これら出力段トランジスタ９．１０の
エミッタ同士は抵抗１１を介してＩＧＢＴ４のペースに
、また電圧源６，７の接続中点はＩ　ＧＢＴ４のエミッ
タに接続されて駆動部が構成される。

また、トランジスタ１４、ツェナーダイオード１３、ダ
イオード１５、及び抵抗１７により、ＩＧＢＴ４のコレ
クタ端子の電圧を監視し、かつこの電圧が所定の価を越
えたことを検出する過電流検知部が構成される。

さらに、この過電流検知部の前段にはコンデンサ１６に
より遅延回路が形成される。

まず、通常の動作を説明する。フォトカプラ５がオンす
ると、トランジスタ８がオフし、この結果、トランジス
タ９がオン、トランジスタ１０がオフとなって、Ｉ　Ｇ
ＢＴ４のゲート・エミッタ間には抵抗１１を介してオン
ゲート電圧■１が印加される。

この際、トランジスタ８はオフとなることから、抵抗１
２、ツェナーダイオード１３を介してトランジスタ１４
にベース電流が流れようとするが、抵抗１７を設けるこ
とによってトランジスタ１４が動作するタイミングを遅
らせている。ＩＧＢＴ４のゲート・エミッタ間にオンゲ
ート電圧が与えられるど、このＩ　ＧＢＴ４はオンしそ
のコレクタ・エミッタ間電圧はオン電圧（ＶＣＥ＜。１
とする）まで低下する。

従って、ｖｚｎ＋　＋ＶｌｌＥ　　＞ＶＺ　＋ＶＣＥ（ＯＮ）＋
ＶＦ■２Ｉ、Ｉ：ツェナーダイオード１３のしきい電圧
Ｖ８ｔ：トランジスタ１４のベース・エミッタ間電圧■
Ｆ　　＝ダイオード１５の順方向電圧となるように部品
を選定して置くことにより、ＩＧＢＴ４のオン状態では
トランジスタ１４をオフに保っている。

次に、フォトカプラ５がオフになると、トランジスタ８
がオンし、これにより、トランジスタ９がオフ、トラン
ジスタ１０がオンとなって、ＩＧＢＴ４のゲーＩ・・エ
ミッタ間には抵抗ＩＩを介してオフゲート電圧が印加さ
れＩＧＢＴ４はオフとなる。

このとき、トランジスタ８０オンによりコンデンサＩ６
の電荷を放電してターンオン動作に備えている。

さて、ＩＧＢＴ４のオン期間中に、短絡事故が発生した
場合には、コレクタ・エミッタ間電圧の増大に伴い、ＶＺＤＩ　　　＋　ＶＩＥ　　　　＜　　ＶＺ　　＋　
　ＶＣＥ　ｔｏｓ＋　　＋　　”Ｆとなり、トランジス
タ１４が導通し、ＩＧＢＴ４のゲート・エミッタ間にオ
フゲート電圧を印加してＩＣ，ＢＴ４をオフし、過電流
をしゃ断する。

〔発明が解決しようとする課題〕

前記第１１図に示す従来の駆動回路の過電流保護動作で
は、トランジスタ１４の導通と同時にＩＧＢＴ４のゲー
トにはオフゲート電圧が印加されることから過電流をし
ゃ断する際の電流の減少率（−ｄｉ／ｄｔ）が大きく、
このため、Ｉ　ＧＢＴ４には配線のインダクタンスに誘
起した電圧（ｆｓ−ｄｉ／ｄｔ）と直流回路電圧の和の
電圧である過大な電圧が加わる危険性がある。

また、コンデンサ１６で構成される遅延回路があること
から、過電流の検知に時間遅れを生じ、短絡発生から過
電流のしゃ断までの間に素子で消費されるエネルギーが
必要以上に大きくなるという問題があった。

一方、Ｉ　ＧＢＴ４は第１３［１で示すようにコレクタ
Ｃ１エミツタＥ１ゲートＧの各端子間に静電容量が存在
する。

第１４図にスイッチング過程の等価回路を示すと、入力
容量Ｃ４ｅｓの充放電が行われる。さらに、半導体素子
のオン状態では、この入力容量の充電された電圧値に素
子特性が依存するので、素子特性を一定に保つために、
所定の電圧値が充電されなければならない。

このようにゲート駆動回路の負荷が容量性であるため、
出力段トランジスタ９，１０の特性から出力電圧が所定
のゲート電圧値に達しないおそれもあり、その結果、ゲ
ート電圧が低くなり、ＩＧＢＴ４のオン電圧が増加する
ため、発生損失の増加を招くこともある。

また、一般にトランジスタのパルス電流定格は直流電流
定格の２倍程度であり、あまり大きくない。そのため、
出力段トランジスタの定格によって駆動できるＩＧＢＴ
の容量クラスが限定されてしまう。さらに、全てのＩＧ
ＢＴをドライブできるようなトランジスタは、形状が大
きなものであり、駆動回路の大形化につながってしまう
という問題がある。

ところで、ＩＧＢＴ４が導通状態で短絡事故が発生する
と電流が増加するとともに素子電圧（■ＣＥ）も急激に
増加し、第１５図に示すように非常には第１６図に示す
ようにコレクタ（Ｃ）とゲート（Ｇ）間に接合容量ＣＣ
Ｃを持っていて、前記り間に流れ込んでしまう。

従来の過電流保護動作では、Ｉ　ＧＢＴ４のゲート・エ
ミッタに充電された電荷を抵抗１１　（ゲート抵抗）と
トランジスタｌＯを介して放電しているが、この抵抗１
１の存在でＩＧＢＴ４側から見た駆動回路のインピーダ
ンスは高いため、前記変位電流は抵抗１１からトランジ
スタ１０へ流れるよりも、直接ゲート・エミッタ間を充
電してしまうことになる。

そこで、ＩＧＢＴ４のゲート・エミッタ間の電圧はこの
充電動作によって抵抗１１の前の電圧（駆動回路側の電
圧）と一致した動きをしなくなる。

その結果として電圧の減少がなくなり、短絡電流も減少
しなくなってしまう。この状態で変位電流がなくなると
、ゲート・工ごツタ間電圧は急激に減少する。その結果
、短絡電流が急激に減少するので短絡電流の変化率（ｄ
ｔ／ｄｔ）が大きくなるため、主回路内の配線インダク
タンスに誘起した電圧（／！５−ｄｉ／ｄｔ）が抑制で
きなくなり、素子の耐圧以上の過大な電圧が発生し、素
子を破壊してしまう可能性が生じる。さらに、短絡電流
が減少しないため素子の消費エネルギーの増加という問
題が生じる。また、素子容量（電圧、電流定格）が大き
くなるに従ってＣＣＣは大きくなるため、変位電流も増
加するのでこれらの問題はより著しいものとなる。

さらに、ＩＧＢＴ４は数μｓ以下で、大電流状態からタ
ーンオフするため、ターンオフ時の電流変化（ｄｉ／ｄ
ｔ）は非常に大きな値となり、配線インダクタンス（Ｌ
）によって、コレクタ・エミッタ（ＭＯ，５ＦＥＴでは
ドレイン・ソース〉間には素子の耐圧を越える電圧が印
加されるおそれもある。

本発明の目的は前記従来例の不都合を解消し、過電流し
ゃ断時の飛躍電圧を抑制するとともに、素子の消費エネ
ルギーを低減して過電流から素子を確実に保護でき、し
かも所定のゲート電圧を素子に印加できるようにして発
生損失の低減を図れる電圧駆動形半導体素子の駆動回路
を提供することにある。

（課題を解決するための手段〕本発明は前記目的を達成するため、少なくとも信号ｌ経
用フォトカプラと相補的に動作する１対の出力トランジ
スタを構成要素とする駆動部と、駆動する電圧駆動形半
導体素子の短絡事故時に発生する過電流から素子を保護
する保護部とからなる電圧駆動形半導体素子の駆動回路
において、該保護部は駆動信号がある場合に電圧駆動形
半導体素子の入力側主端子の電圧を監視し、この電圧が
所定の値を越えたことを検出する検出手段と、この検出
手段が動作している間、時間の経過に伴い、電圧を徐々
に降下させる可変電圧源とで構成し、前記可変電圧源と
出力トランジスタのベース端子間にこのベース端子側が
アノードとなるようにダイオードを接続したこと、及び
これに加えて、前記検出手段が、電圧駆動形半導体素子
の入力側主端子の電圧が所定の値を越えたことを検出し
た時に導通するトランジスタのコレクタ端子と、信号絶
縁用フォトカプラのコレクタ端子とをトランジスタ側に
順方向なダイオードを介して接続すること、さらに駆動
部の相補的に動作する１対の出力トランジスタとして、
素子のオン用のトランジスタにはＦＥＴを用い、オフ用
のトランジスタにはバイポーラ・トランジスタを用いる
こと、また、保護部を構成する可変電圧源としてのコン
デンサの正極側端子と、電圧駆動形半導体素子のゲート
端子とを、ダイオードを介して接続したこと、及び、電
圧駆動形半導体素子のゲート・カソード間に順電圧を印
加してこの素子をオンさせる順バイアストランジスタと
、逆電圧を印加してオフさせる逆バイアス用トランジス
タとからなる１対の出力トランジスタを構成要素とする
駆動部と、駆動信号がある場合に電圧駆動形半導体素子
の入力側主端子の電圧を監視しこの電圧が所定の値を越
えたことを検出する検出手段と、この検出手段の検出時
に順バイアス用トランジスタを不動作状態とし、順電圧
の印加を取除く手段と、少なくとも順電圧の印加を取除
いた状態で、かつ逆バイアス用トランジスタの不動作に
よる逆電圧の非印加において有効となる抵抗であって、
電圧駆動形半導体素子のゲート・カソード間の分路を構
成する抵抗とを備えたこと、さらに可変電圧源と電圧駆
動形半導体素子のゲート端子とをトランジスタを介して
接続することを要旨とするものである。

〔作用〕

請求項第１項記載の本発明によれば、過電流検知後、半
導体素子のゲート・エミッタ間電圧は時間の経過と共に
徐々に減少する。半導体素子に流れる短絡電流ｒｃｒの
値は、第１２図に示すようにゲート・エミッタ間に印加
される電圧ＶＧＥに依存することから、ゲート・エミッ
タ間電圧の減少に対応して短絡電流も減少する。従って
、過電流をしゃ断する際の−ｄ　ｉ　／　ｄ　ｔを小さ
な値に抑制できる。また、ゲート・エミッタ間電圧が素
子のしきい電圧より大きければ、半導体素子は導通状態
となることから、過電流検知部のトランジスタの導通後
、ゲート・エミッタ間電圧がしきい電圧に等しくなるま
での時間を半導体素子のターンオン時間以上に設定して
おくことにより、従来回路に必要であった遅延回路は不
要となり、従って、過電流発生時にも遅れなく保護動作
が可能となり、素子が消費するエネルギーを低減できる
。

請求項第２項記載の本発明によれば、前記作用に加えて
、過電流検知部が動作している間は、オフ信号が信号絶
縁用フォトカプラに入力されても、ゲート・オフ動作を
させずに可変電圧源の動作を優先して行うので、過電流
保護動作が継続して行われることになる。

請求項第３項記載の本発明によれば、ゲート駆動回路の
オン用デバイスとしてのＦＥＴはその出力特性は抵抗特
性を示すため、第１４図のＳＷＩは抵抗とおける。

その結果、Ｉ　ＧＢＴの入力容量は電源■１→ＳＷｌ→
抵抗（Ｒｏ）→入力容量の経路で充電され、その電圧が
しきい値を越えるとＩ　ＧＢＴはオンする。さらに、入
力容量は、前記のごと＜ＳＷＩを抵抗とみなせるため、
所定のゲート電圧である電源■１まで充電されることに
なる。また、ＦＥＴはパルス電流定格が直流定格の４〜
５倍であるので、Ｉ　ＧＢＴの容量クラスによるゲート
駆動回路の制限をうけにくくなり、共通化できる。一方
ターンオフは、人力容量の電荷を放電すればよく、出力
段のデバイスに対する制約が小さいため、バイポーラ・
トランジスタですむ。

請求項第４項記載の本発明によれば、ゲート抵抗がある
半導体素子のゲート端子と可変電圧源としてのコンデン
サの正極側端子とをダイオードを介して接続したので、
半導体素子側から見た駆動回路は低インピーダンスにな
り、短絡時に発生する変位電流は駆動回路側へ流れるよ
うになる。そして、過電流発生時にコンデンサ電圧が放
電されるに従って、半導体素子のゲート・エミッタ間電
圧も減少し、過電流保護機能が有効に働く。

請求項第５項記載の本発明によれば、Ｉ　ＧＢＴのゲー
ト・エミッタ（ＭＯＳＦＥＴのゲート・ソース）間は等
価的にコンデンサと考えることができ、この素子のター
ンオフする速さはゲート・エミッタ（ゲート・ソース〉
に蓄えられた電荷が放電する時間によって変化する。一
方、負荷短絡等の事故が発生した場合、素子のコレクタ
・エミッタ（ゲート・ソース）間は電源電圧にほぼ等し
い高電圧状態となる。そこでＩＧＢＴのコレクタ（ＭＯ
ＳＦＥＴのドレイン）の電位と基準電圧とを比較する回
路によって、オン信号時にコレクタ（ドレイン）電位が
基準電位より高い時には短絡事故と判定し、素子への順
、逆電圧印加用トランジスタを同時にオフさせ、ＩＧＢ
Ｔ　（ＭＯＳＦＥＴ）のゲートを無バイアス状態とし、
高い抵抗値の放電抵抗によって、ｒＧＢＴのゲート・エ
ミッタ（ゲート・ソース）に蓄積した電荷の放電時間を
長くすることで、素子のターンオフ速度を緩やかにし、
素子に過電圧が加わることを防止しつつその過電流をし
ゃ断することができる。

請求項第６項記載の本発明によれば、ゲート抵抗の電圧
駆動形半導体素子側にトランジスタを取付けたため、こ
のトランジスタは半導体素子側から見た駆動回路のイン
ピーダンスを低インピーダンス化させる。そこで、短絡
時に発生する変位電流は駆動回路側へ、すなわち、トラ
ンジスタへ流れるようになる。

しかも、この変位電流を流し込むトランジスタのベース
端子は可変電圧源のコンデンサの正極側に接続しである
ので、過電流発生時には該コンデンサの両端電圧と■２
の差がこのトランジスタを介してＩ　ＧＢＴのゲート−
エミッタ間に印加し、過電流保護動作が有効に働くこと
になる。

〔実施例〕

以下、図面について本発明の実施例を詳細に説明する。

第１図は本発明の電圧駆動形半導体素子の駆動回路の第
１実施例を示す回路図で、前記従来例を示す第１１図と
同一構成要素には同一参照符号を付したものである。

すなわち、主スイツチング素子としてのＩＧＢＴ４に対
し、信号絶縁用フォトカプラ５と、このフォトカプラ５
に対しトランジスタ８を介して相補的に動作する１対の
トランジスタ９，１０及びこれに直列接続するオンゲー
ト電圧印加用電圧源６、オフゲート電圧印加用電圧源７
と、抵抗１１とで駆動部が形成される点は前記従来例と
同じである。

本発明は前記従来回路でのダイオード１５、ツェナーダ
イオード１３、抵抗１７及びトランジスタ１４からなり
、ＩＧＢＴ４のコレクタ端子側の電圧を監視し、この電
圧が所定の値を越えたことを検出する過電流検知部を、
前記駆動部の出力段トランジスタ９．１０のベースに接
続された抵抗１８とコンデンサ２０での可変電源からな
る電圧制限回路に接続した。

該コンデンサ２０は抵抗１９を介して正側端子に接続さ
れ、また、このコンデンサ２０と抵抗１９との接続中点
はダイオード２１を介して出力段トランジスタ９．ＩＯ
のベースに接続され、その場合のダイオード２１はトラ
ンジスタ９．ＩＯ側がアノードとなる。

一方、トランジスタ８のベースにトランジスタ２３のベ
ースが接続され、このトランジスタ２３のコレクタは、
前記過電流検知部のツェナーダイオ−Ｆ１３とダイオー
ド１５の接続中点及び、抵抗２２を介して正側端子に接
続され、エミッタは負側端子に接続されることによりＩ
ＧＢＴ４のオン期間を検知し、これを過電流検知部に伝
える回路を構成した。

次に、動作について説明する。

コンデンサ２０は最初抵抗１９を介して電圧源６゜７に
より充電され、コンデンサ２０の両端電圧はＶ、＋Ｖ、
となる。コンデンサ２０の正側端子とトランジスタ９，
１０のベースとの間には、図示のように、ダイオード２
１がこのベース端子側がアノードとなるように接続され
ていることから、通常の動作にはほとんど影響を及ぼさ
ない。

従来と同様に、過電流を検知した場合、トランジスタ１
４が導通ずる。これに伴い、コンデンサ２゜の電荷は抵
抗１８を介して放電される。そして、コンデンサ２０の
両端電圧とｖ２の差の電圧がダイオード２１．トランジ
スタ９を介して出力される。

抵抗１２．１８．１９の抵抗値をＲｔ、Ｒｚ、Ｒｓとす
ればＲｔ、Ｒ３＞Ｒ２と選定しておくことにより、ＶＧ
Ｅ＠　Ｉ　Ｇ　Ｂ　Ｔ　４がオフするのに必要な低い電
圧とすることができる。

トランジスタ２３は、ＩＧＢＴ４のオン期間であること
を過電流検知部に知らしめる。なお、抵抗１８は定電流
ダイオードでもよい。

ところで、前記第１図に示す駆動回路では、過電流検知
部が過電流を検知し、トランジスタ１４が導通し、Ｉ　
ＧＢＴ４のゲート・エミッタ間電圧が減少中でも、オフ
信号が入力されると、通常のオフ動作が働くことになる
。その結果、充分に短絡電流を減少出来ずにしゃ断する
ことになり、しゃ断時の電流の減少率（−ｄｉ／ｄｔ）
が大きくなってしまう。そのため、素子に過大な電圧が
加わるおそれがある。

第２図に示す第２実施例はこのような問題にも対処でき
るように、信号絶縁用フォトカプラ５のコレクタ端子と
トランジスタ１４とをダイオード２４を介して接続した
。

この第２図に示す回路でも、過電流検知部が過電流を検
知した場合は、トランジスタ１４が導通する。この時、
オフ信号が入力するとフォトカプラ５はオフする。

そこで、トランジスタ８または２３のベース・エミッタ
間電圧ＶＩＩＥ、トランジスタ１４のコレクタ・エミッ
タ間電圧ＶＣ！、ダイオード２４の順方向電圧■、の関
係が、ＶＩＩＥ　　＞　　ＶＣＥ＋　ＶＦとなるように部品を選定しておけば、電圧源６゜７から
抵抗２５を介して流れる電流はトランジスタ８．２３の
ベースに流れずに、ダイオード２４を通ってトランジス
タ１４に流れる。

その結果、トランジスタ８，２３はオンすることなく過
電流保護動作が行われることになる。

また、通常のオフ動作時では、トランジスタ１４が導通
しないので、トランジスタ８．２３のベースに電流が流
れるための影響を及ぼさない。

第３図、第４図はそれぞれ本発明の第３実施例、第４実
施例を示すものである。

まず、第３図について説明すると、前記第１実施例、第
２実施例では駆動部の相補的に作動する１対の出力段ト
ランジスタ９．ＩＯとして両方ともバイポーラ・トラン
ジスタを用いたが、このうちオン用のトランジスタ９に
代えて、ＦＥＴ２６を使用するようにした。

オフ用のトランジスタ１０には前記第１．第２実施例と
同じくバイポーラ・トランジスタを用いるが、前記オン
用のデバイスとしてのＦＥＴ２６をオン・オフさせるた
めにトランジスタ２７．２８を多段に組合わせて付加し
、さらにダイオード２９、抵抗３０．３１．３２．３３
を追加する。

このうち、抵抗３０はＦＥＴ２６のドレイン側に抵抗３
１はトランジスタ１０のコレクタ側に挿入され、トラン
ジスタ２８のベースはフォトカプラ５に接続され、トラ
ンジスタ２７のベースはダイオード２９を介してトラン
ジスタ１４のコレクタに接続されるようにした。また、
抵抗３２はトランジスタ２８のコレクタ側に、抵抗３３
はトランジスタ２７のコレクタ側にそれぞれ挿入される
。

次に、この駆動回路のオン、オフ動作を説明する。

フォトカプラ５の一次側に電流が流れると、フォトカプ
ラ５がオンし、トランジスタ２８がオフする。トランジ
スタ２８がオフするとトランジスタ２７がオンし、ＦＥ
Ｔ２６のゲート・ソース間が順バイアスされて、ＦＥＴ
２６がオンする。

ＦＥＴ２６がオンすると、順バイアス用電圧源６が抵抗
１１を介してＩ　ＧＢＴ４のゲート・エミッタ間に加え
るためＴＧＢＴ４はオンする。なお、フォトカプラ５が
オンするとトランジスタ１０は従来通りにオフする。

ＩＧＢＴ４のオフ動作は、前記のオン動作と反対である
。フォトカプラ５の一次側電流をしゃ断すると、フォト
カプラ５がオフする。フォトカプラ５がオフすると、ト
ランジスタ２８がオンする。

トランジスタ２８がオンすると、トランジスタ２７がオ
フする。トランジスタ２７がオフすることで、ＦＥＴ４
はオフする。さらに前記第１実施例と同様にフォトカプ
ラ４がオフするとトランジスタ１０がオンし、逆バイア
ス用電圧源７が抵抗１１を介してＩＧＢＴ４に印加され
て、ＩＧＢＴ４はオフする。

次に、過電流保護時の回路動作について説明する。前記
第１実施例と同様の方法で、過電流を検知した場合、ト
ランジスタ１４がオンする。ここで、ＶＩＩＦ）Ｖ！　
＋ＶＣＥ＋ＶＦ ■ＩＩＥ：トランジスタ２７ノｖｌｌＥＶｃｉ：）ラン
ジスタ１４のｖｃ！ ■Ｆ　＝ダイオード２９の順方向電圧となるように部品を選定しておけば、電源から抵抗３２
を介して流れているトランジスタ２７のベース電流は、
トランジスタ２７に流れず、ダイオード２９を介してト
ランジスタ１４に流れる。その結果、トランジスタ２７
がオフし、ＦＥＴ２６がオフする。次にトランジスタエ
０がオンし、前記第１実施例と同じ保護動作が働く。

第４図の第４実施例は前記第３実施例の変形として、Ｆ
ＥＴ２６のオン・オフ動作はフォトカプラ５で行わせ、
過電流時にＦＥＴ２６をオフさせるためにトランジスタ
２８と抵抗３２と抵抗３３で行うようにした。すなわち
、ＦＥＴ２６のゲートはフォトカプラ５に接続されると
ともに、抵抗３３を介してトランジスタ２８の工５ツタ
に接続され、このトランジスタ２８のベースはダイオー
ド２９を介してトランジスタ１４のコレクタに接続され
るものとする。

この第４図におけるＦＥＴ２６のオン・オフ動作を説明
すると、フォトカプラ５がオンすると、ＦＥＴ２６のゲ
ート（Ｇ）は、フォトカプラ５の２次側を介して負極端
子（−）に接続されて、ＦＥＴ２６のゲート・ソース間
は順バイアスし、ＦＥＴ２６はオンする。

ＦＥＴ２６のオフは、フォトカプラ５がオフすると、ゲ
ート（Ｇ）は抵抗３２を介して正極端子（＋〉に接続さ
れ、ソース（Ｓ）と同電位になるため、ＦＥＴ２６はオ
フする。

次に、過電流保護時の回路動作について、説明する。

過電流を検知し、トランジスタＩ４がオンすると、トラ
ンジスタ２８もオンする。トランジスタ２８がオンする
と、ＦＥＴ２６のゲート（Ｇ）の電位は、Ｒ２□：抵抗
３２の電位Ｒｔｆｆ：抵抗３３の電位 ■、：電圧源６の電位Ｖ２　：電圧源７の電位ここで、Ｒｚｚ（Ｒｚｉと選定することで、ゲート電位
は（ｖ、＋Ｖｚ　＞となり、ソース電位と同電位（ある
いは、ＦＥＴ２６のオフするしきい値以下）となり、Ｆ
ＥＴ２６がオフする。後は、通常の保護動作となる。

なお、前記第３、第４実施例で共通に追加しである抵抗
３０．３１は、ＦＥＴ２６のオン時間とトランジスタ１
０のオフする時間の違いによって流れる短絡電流を抑制
するためにある。

第５図は本発明の第５実施例を示すもので、前記第１実
施例を示す第１図の回路に、ダイオード１００を付加し
たものである。

このダイオード１００は、ゲート抵抗である抵抗１１の
ＩＧＢＴ４側と電圧制限回路の可変電源であるコンデン
サ２０の正極側とに接続される。

過電流を検知した場合、トランジスタ１４が導通し、コ
ンデンサ２０の電圧は抵抗１８とトランジスタ１４を介
して放電するが、本実施例によればこのコンデンサ２０
の電圧が低下すると同時に前記ダイオード１００が導通
ずるので、ゲート・エミッタ間電圧も減少する。しかも
変位電流はダイオード１００を介して駆動回路側に流れ
るため、ゲート・エミッタ間電圧が充電されることもな
い。その結果、過電流保護が確実におこなわれることに
なる。

また、トランジスタ１４がオンしない限りコンデンサ電
圧は電源電圧のＶ、とＶ□を加算した値であるため、オ
ン時に順バイアス電圧がダイオード１００を介して放電
することはない。

第６図は、本発明の第６実施例を示すものである。

この第６図において、ｖＳはＩＧＢＴ４の開閉を指令す
る信号（開閉指令信号と呼ぶ）である。

前記第１〜第５実施例と同じく、６は順バイアス用トラ
ンジスタ９を介してＩＧＢＴ４のゲート・工ごツタ間を
順バイアスするためのオンゲート電圧印加用電圧源、７
は逆バイアス用トランジスタ１０を介してＩ　ＧＢＴ４
のゲート・工くツタ間を逆バイアスするためのオフゲー
ト電圧印加用電圧源、１４は過電流検出制御を行なうた
めのトランジスタ（過電流検出トランジスタと呼ぶ）で
あり、４５゜４４はそれぞれ前記順バイアス用トランジ
スタ９、逆バイアス用トランジスタ１０のベースを制御
するための前段トランジスタである。

本実施例は　Ｉ　ＧＢＴ４のオン時のアノード・カソー
ド間電圧が所定電圧（ツェナダイオード１３のツェナ電
圧と過電流検出トランジスタ１４のベース・エミッタ間
電圧との和電圧など）まで増加したことを判別して、前
記順バイアス用トランジスタ９を不動作状態とし、前記
順電圧の印加を取除く手段（抵抗５０．５１．５３、コ
ンデンサ２０、ツェナーダイオード１３、トランジスタ
４５．１４など）と、少なくとも該手段をを介し前記順
電圧の印加を取除いた状態で、かつ前記逆バイアス用ト
ランジスタ１０の不動作による前記逆電圧の非印加の状
態において有効となる抵抗であって、前記ＩＧＢＴ４の
ゲート・カソード間の分路を構成する抵抗５５を設ける
ようにした。

次に、第６図の正常時の動作を述べる。開閉指令信号■
ＳがＩＩ　ＨＩＴになると、前段トランジスタ４４．４
５にはそれぞれ抵抗５２．５１を介してベース電流が流
れ各トランジスタ４４．４５はいずれもオンし、これに
より１１頃バイアス用トランジスタ９は、そのベース電
流が電圧源６，７より抵抗５３とトランジスタ４５とを
介して流れることによりオンし、逆バイアス用トランジ
スタ１０はオフする。従ってＩＧＢＴ４のゲート・１逅
ツタ間には抵抗１１を介してオンゲート電圧印加用電圧
源６が印加され■ＧＢＴ４はオンする。

このときコンデンサ２０には抵抗５０を介して充電電流
が流れ、コンデンサ２０の端子電圧ＶＣは漸増するが、
やがてダイオード１５がオンすることによって、このコ
ンデンサ端子電圧ＶＣはオフゲート電圧印加用電圧源７
の電圧にＩＧＢＴ４およびダイオード１５の各順電圧降
下を加えた電圧にクランプされる。しかしこの状態のコ
ンデンサ端子電圧ＶＣによってはツェナダイオード１３
は導通せず過電流検出トランジスタ１４はオフ状態にあ
る。

次に開閉指令信号ＶＳがｅＪ　Ｌ　ＦＦになると前段ト
ランジスタ４４．４５はオフし、これにより順バイアス
用トランジスタ９はオフし、逆バイアス用トランジスタ
ｌＯは電圧源６，７より抵抗５４を介してベース電流が
流れることによりオンする。従って■ＧＢＴ４のゲート
ーエ≧ツタ間には抵抗１１を介して逆バイアス電源７が
印加され、ＩＧＢＴ４は急速に（例えば約１μｓで）オ
フする。

このときコンデンサ２０の光電荷は抵抗５ｏを介して開
閉指令信号ＶＳの電源側（第６図の左方）へ放電する。

次に異常時、即ちＩＧＢＴ４が前記のオン状態にあると
き、主回路の負荷短絡等によってＩＧＢＴ４の主回路電
流（コレクタ電流）ＩＣが異常に増大した場合の動作を
述べる。この場合はコレクタ電流ＩＣの増大によって、
ＩＧＢＴ４の順電圧降下（コレクタ・エミッタ間電圧）
も増大する。

これによりダイオード１５はオフ状態に切替り、コンデ
ンサ端子電圧ＶＣは前記の正常時のクランプ電圧より新
たなりランプ電圧へ向けて再び漸増しようとするが、本
実施例ではこの漸増の過程でコンデンサ端子電圧ＶＣが
ツェナダイオードＩ３のツェナ電圧と過電流検出トラン
ジスタ１４のベース・エミッタ電圧との和に到達するよ
うに設定されている。

これにより、ツェナダイオード１３、従って過電流検出
トランジスタ１４がオンすると、前段トランジスタ４５
がオフし、これにより順バイアス用トランジスタ９もオ
フする。このとき逆バイアス用トランジスタＩＯはオフ
のままであり、また抵抗５５の値が（ゲート）抵抗１１
の値に比べて充分大きいことから、ＩＧＢＴ４のゲート
・エミッタ間はほぼ無バイアス状態となる。そしてＩＧ
ＢＴ４のゲート−エミッタ間に蓄えられた電荷は抵抗１
１．５５゜およびオフゲート電圧印加用電圧源７を介し
て比較的軽やかに放電し、ＩＧＢＴ４がターンオフする
時間を選定できる。

第７図は第７実施例を示すもので、前記第６図における
コンデンサ２０の充電回路に発振防止用ダイオード５６
を追加したものである。この場合はさらにダイオード５
７を付加してＩ　ＧＢＴ４のオフ時、即ち逆バイアス用
トランジスタ１ｏのオン時にコンデンサ２０の充電電荷
をダイオード５７を介してこのトランジスタＩＯへ放電
させ、このコンデンサ２ｏヲ初期状態に戻すようにする
。

第８図は第８実施例を示すもので、前記第１実施例の第
１図の回路で、ゲート抵抗１１のＩ　ＧＢＴ４側とコン
デンサ２０の正極側とをトランジスタ２００を介して接
続した。詳しくはこのトランジスタ２００のエミツト端
子とゲート抵抗１１とを接続し、ベース端子をコンデン
サ２０の正極端子に接続した。

この第８図に示す回路では従来と同様に過電流を検知し
た場合、トランジスタ１４が導通ずる。トランジスタ１
４が導通すると、コンデンサ２０の電圧は、抵抗１８と
トランジスタ１４を介して放電する。

このコンデンサ２０の電圧は、トランジスタ２００のＶ
ｌｌＦ（ベース・エミッタ電圧）でもあるため、コンデ
ンサ２０の電圧が放電するとトランジスタ２００のＶＣ
Ｅ（コレクタ・エミッタ電圧）よりも■。の方が低くな
るので、トランジスタ２００がオンする。

このトランジスタ２００が導通すると、Ｉ　ＧＢＴ４の
ゲート・エミッタ間にはコンデンサ２０の両端電圧と■
２の差がトランジスタ２００を介して印加されることに
なる。しかも変位電流はトランジスタ２００に流れるた
め、ゲート・エミッタ間電圧が充電されることもない。

その結果、過電流保護動作が確実に行われることになる
。

〔発明の効果〕

以上述べたように本発明の電圧駆動形半導体素子の駆動
回路は、短絡事故時などに、過電流しゃ断時の飛躍電圧
を抑制するとともに、素子の消費エネルギーを低減して
過電流から素子を確実に保護できるものである。

また、出力段のトランジスタのうち素子のオン用のトラ
ンジスタにはＦＥＴを用いた場合は、素子に所定のゲー
ト電圧が印加でき、該素子の発生損失が低減できるもの
である。さらに、半導体素子の容量によらず、ゲート駆
動回路を共通化でき、大型化せずにすむものである。

さらに、電圧駆動形半導体素子のオン時、該素子のコレ
クタ・エミッタ間電圧が過電流により所定電圧以上とな
った事を判別して順バイアス用トランジスタをオフし、
素子のゲート・エミッタ間をほぼ無バイアス状態に保ち
ながら放電抵抗を介してゲート・エミッタ間の蓄積電荷
を緩やかに放電させ、電圧駆動形半導体素子を比較的ゆ
っくりとターンオフさせることもできるので、電圧駆動
形半導体素子の主回路の電流変化（ｄｉ／ｄｔ）は小さ
くなり、この素子に印加される電圧を素子耐圧以下にす
る事が可能となるものである。

【図面の簡単な説明】

第１図は本発明の電圧駆動形半導体素子の駆動回路の第
１実施例を示す回路図、第２図は同上第２実施例を示す
回路図、第３図は第３実施例を示す回路図、第４図は第
４実施例を示す回路図、第５図は第５実施例を示す回路
図、第６図は第６実施例を示す回路図、第７図は第７実
施例を示す回路図、第８図は第８実施例を示す回路図、
第９図は電力変換装置における短絡事故時の模擬回路図
、第１Ｏ図は同上電圧、電流波形図、第１１図は従来例
を示す回路図、第１２図は短絡電流とゲート・エミッタ
間電圧との関係を示す図、第１３図はｒＧＢＴの容量等
価回路図、第１４図はスイッチング過程の等価回路図、
第１５図は短絡時の電圧波形図、第１６図は短絡時の素
子の状態説明図である。１・・・直流電源　　　　　２・・・Ｉ　ＧＢＴ３・・
・配線インダクタンス４・・・Ｉ　ＧＢＴ５・・・フォ
トカプラ６・・・オンゲート電圧印加用電圧源７・・・オフゲート電圧印加用電圧源８、　９．１０，１４．２３・・・トランジスタ１１．
１２，１７．１８．１９，２２　、２５・・・抵抗１３
・・・ツヱナーダイオード１５．２１　、２４．２９・・・ダイオード１６．２０
　・・・コンデンサ２６・−・ＦＥＴ２７．２８・・・トランジスタ３０．３１，３２．３３・・・抵抗４４．４５・・・トランジスタ５０．５１，５２，５３，５４．５５・・・抵抗５６．
５７・・・ダイオード１００・・・ダイオード２００・・・トランジスタ

Claims

【特許請求の範囲】

（１）少なくとも信号絶縁用フォトカプラと相補的に動
作する１対の出力トランジスタを構成要素とする駆動部
と、駆動する電圧駆動形半導体素子の短絡事故時に発生
する過電流から素子を保護する保護部とからなる電圧駆
動形半導体素子の駆動回路において、該保護部は、駆動
信号がある場合に電圧駆動形半導体素子の入力側主端子
の電圧を監視しこの電圧が所定の値を越えたことを検出
する検出手段と、この検出手段が動作している間時間の
経過に伴い電圧を徐々に降下させる可変電圧源とで構成
し、前記可変電圧源と出力トランジスタのベース端子と
の間にこのベース端子側がアノードとなるようにダイオ
ードを接続したことを特徴とする電圧駆動形半導体素子
の駆動回路。
（２）少なくとも信号絶縁用フォトカプラと相補的に動
作する１対の出力トランジスタを構成要素とする駆動部
と、駆動信号がある場合に電圧駆動形半導体素子の入力
側主端子の電圧を監視し、この電圧が所定の値を越えた
ことを検出する検出手段と、この検出手段が動作してい
る間、時間の経過に伴い、電圧を徐々に降下させる可変
電圧源とからなり、駆動信号がある場合に電圧駆動形半
導体素子の入力側主端子の電圧を監視し、この電圧が所
定の値を越えたことを検出手段が検出した時に導通する
トランジスタのコレクタ端子と、信号絶縁用フォトカプ
ラのコレクタ端子とをトランジスタ側に順方向なダイオ
ードを介して接続することを特徴とする電圧駆動形半導
体素子の駆動回路。
（３）少なくとも信号絶縁用フォトカプラと相補的に動
作する１対の出力トランジスタを構成要素とする駆動部
と、駆動する電圧駆動形半導体素子の短絡事故時に発生
する過電流から素子を保護する保護部とからなる電圧駆
動形半導体素子の駆動回路において、駆動部の相補的に
動作する１対の出力トランジスタとして、素子のオン用
のトランジスタにはＦＥＴを用い、オフ用のトランジス
タにはバイポーラ・トランジスタを用いたことを特徴と
する電圧駆動形半導体素子の駆動回路。
（４）少なくとも信号絶縁用フォトカプラと相補的に動
作する１対の出力トランジスタを構成要素とする駆動部
と、駆動信号がある場合に電圧駆動形半導体素子の入力
側主端子の電圧を監視しこの電圧が所定の値を越えたこ
とを検出する検出手段と、この検出手段が動作している
間時間の経過に伴い電圧を徐々に降下させる可変電圧源
とで構成される保護部とからなり、前記保護部を構成す
る可変電圧源としてのコンデンサの正極側端子と、電圧
駆動形半導体素子のゲート端子とを、ダイオードを介し
て接続したことを特徴とする電圧駆動形半導体素子の駆
動回路。
（５）電圧駆動形半導体素子のゲート・カソード間に順
電圧を印加してこの素子をオンさせる順バイアストラン
ジスタと、逆電圧を印加してオフさせる逆バイアス用ト
ランジスタとからなる１対の出力トランジスタを構成要
素とする駆動部と、駆動信号がある場合に電圧駆動形半
導体素子の入力側主端子の電圧を監視しこの電圧が所定
の値を越えたことを検出する検出手段と、この検出手段
の検出時に順バイアス用トランジスタを不動作状態とし
、順電圧の印加を取除く手段と、少なくとも順電圧の印
加を取除いた状態で、かつ逆バイアス用トランジスタの
不動作による逆電圧の非印加において有効となる抵抗で
あって、電圧駆動形半導体素子のゲート・カソード間の
分路を構成する抵抗とを備えたことを特徴とする電圧駆
動形半導体素子の駆動回路。
（６）少なくとも信号絶縁用フォトカプラと相補的に動
作する１対の出力トランジスタを構成要素とする駆動部
と、駆動信号がある場合に電圧駆動形半導体素子の入力
側主端子の電圧を監視し、この電圧が所定の値を越えた
ことを検出する検出手段と、この検出手段が動作してい
る間、時間の経過に伴い、電圧を徐々に降下させる可変
電圧源とからなる電圧駆動形半導体素子の駆動回路にお
いて、前記可変電圧源と電圧駆動形半導体素子のゲート
端子とをトランジスタを介して接続することを特徴とす
る電圧駆動形半導体素子の駆動回路。