JPH03185507A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源回路に関し、特にバンド・ギヤ。

ブ・レギュレータに関する。

〔従来の技術〕

第３図は従来の電源回路を示す回路図である。

第３図に示す従来例は、トランジスタ１，２゜３．４と
抵抗１１，１２，１３，１４、コンデンサ４０とで構成
されているバンド・ギャップ回路に、トランジスタ６．
７と抵抗１６，１７，１８゜１９とから構成されている
電流アンプと、トランジスタ１８．１９と抵抗２０．２
１から成る機動回路とを付加して構成されている。

トランジスタｌのベースは、トランジスタ１のコレクタ
とトランジスタ２０ベースとに、コレクタはトランジス
タ３，１９のコレクタに、エミッタは抵抗１１を介して
、電源Ｖ。。に接続されている。トランジスタ２のコレ
クタは、トランジスタ４のコレクタとトランジスタ６０
ベースとに、エミッタは抵抗１２を介して、電源Ｖ。Ｃ
に接続されている。トランジスタ３のベースは、トラン
ジスタ４のベースに、エミッタは抵抗１３を介してトラ
ンジスタ４のエミッ、りに接続されている。トランジス
タ４０ベースは、抵抗１９を介して基準電位ＶＢに、コ
レクタはコンデンサ４０を介して基準電位（ＧＮＤ）に
、エミッタは抵抗１４を介して、基準電位（ＧＮＤ）に
接続されている。トランジスタ６のコレクタは電源ＶＣ
Ｃに、エミッタは抵抗１６を介してトランジスタ７のベ
ースに接続されている。トランジスタ７のベースは、抵
抗１９を介してトランジスタ７のエミッタにコレクタは
電源■。。に、エミッタは基準電源端子Ｖ　ｖ　ｅ　ｆ
と、抵抗１８を介してトランジスタ４０ベースとに接続
されている。トランジスタ８のベースは、トランジスタ
８のコレクタとトランジスタ９０ベースとに、コレクタ
は抵抗２０を介して電源ｖ０゜に、エミッタは抵抗２１
を介して基準電位（ＧＮＤ）に接続されている。トラン
ジスタ９のエミッタは、トランジスタ３のエミッタに接
続されている。

電流密度の相異なるトランジスタ対３，４と、抵抗１３
，１４、トランジスタ１，２、抵抗１１゜１２から構成
される電流源回路よりバンドギャップセルを構成し、ト
ランジスタのベースに基準電圧ｖ３を発生させる。バン
ドギャップセルの出力は、トランジスタ６．７、抵抗１
８．１７で構成される電流増幅器で増幅され、出力端子
に導かれる。抵抗１８の抵抗値をＲ１、抵抗１９の抵抗
値をＲｏとすると、出力端子より得られる定電圧出力電
圧Ｖ２．．は、基準電圧ｖ３の抵抗比（１千Ｒ・／Ｒ９
）倍された電圧が得られる。

今、定電圧出力電圧Ｖ　ｔ　＊　ｆが設定電圧より下回
ると、トランジスタ４がＯＦＦ、）ランジスタ２のコレ
クタ電流が、電流増幅器で増幅されて、出力端子に電流
を供給し、電圧を上昇させるループで安定化を計る。

本実施例の電源回路の定電圧出力電圧Ｖｒ＠ｆは、次式
によって与えられる。ボルツマン定数をＫ、電子電荷を
ｇ、絶対温度をＴ、ノミナル温度なＴｏ、バンドギャッ
プ電圧をｖｌ。、トランジスタ３，４のコレクタ電流工
。。２ｅ　Ｉ。Ｑ４の電流化工。Ｑ４／　Ｉ　ＣＯ２を
Ｐｌ、トランジスタ４のベース・ドーピングによるパラ
メータをｍ、拡散抵抗の２次温度係数をａ１拡散抵抗の
１次温度係数なり、トランジスタ３゜４のエミッタ面積
をＡｓ、　Ａ４、）ランジスタ３゜４のベース拡がり抵
抗をｒ　ｂｂ’Ｑ３　ｔ　　ｒ　ｂ、。い　トランジス
タ３，４のエミッタ電流な工、。１．工、。４、トラン
ジスタ４のエミッタの電圧をｖｌ、トランジスタ４のベ
ース・エミッタ間電圧な■。Ｑ４、ノミナル温度７０時
のトランジスタ４０ベース・エミッタ閾電圧をＶｌ！＋
。とすると、次式が得られる。

ＫＴ　　　　　　　ＫＴ ・・・・・・（２） ・・・・・・（３） ここで、ｒ、。１．ｒ、。４は各々トランジスタ３゜４
のエミッタ抵抗値、Ｒｓ　、　Ｒｓは各々抵抗１３゜１
４の抵抗値、ｈｙｍｏ４．　ｈ□。、は各々トランジス
タ４，３の電流増幅率。

前記式（１）、　（２）、　（３）より、定電圧出力電
圧Ｖ　ｒｅｆのバラツキは、トランジスタ３，４のコレ
クタ電流Ｉ　ｃｏｓ　”　Ｉ　ｃｏｔの電流比Ｐ、や、
トランジスタ３，４のエミツタ面積比、抵抗１３．１４
と１８．１９等の相対精度によって決定される。

ここで、トランジスタ１．２のエミッタ電流なエ、。１
・工ＭＱ！、トランジスタ１，２のベース電流を工、。

１・１１１ＣＨ％　　）ランジスタ１，２のコレクタ電
流な工。。１・工。。８、トランジスタ６のベース電流
Ｉ　ｉ＋ａｓとすると、次式が得られる。

ＩＩＩ。＋＝Ｉｍｏｘ＝Ｉｃａｓ　　Ｉｍｐ　Ｉｎ＋＝
Ｉｎ＊＝ＩｍＩｃｏ＋＝Ｉｃｏ＊＝Ｉｃａｓ　　２Ｉ！
！Ｉｃｏ４＝Ｉｃｏｓ　　（２Ｉｎ＋Ｉｍａｓ）　　　
　　−−（４）従って、Ｐ１＝１とする為に、抵抗１１
，１２の抵抗値をＲ１，Ｒ！とすると、Ｒ＋　＝　Ｒ！
でトランジスタ１，２を同一の形状としたカレントミラ
ーで構成しても、前記式（４）の様に、工。Ｑ４は工。

。、より（２ＩＢ＋Ｉお０６）分だけ少ない電流が流れ
て、電流比Ｐ、がとれなくなる。また、トランジスタ１
゜２．６の電流増幅率ｈｙｍのバラツキによっても、（
２Ｉ　ｖ＋　Ｉ　！ｌｏｇ）が変化し、電流比Ｐ１がと
れなくなり、定電圧出力からの駆動電流増加によるＩｉ
＋ａｓの増加によっても、電流比Ｐ１がとれなくなる。

電源電圧ｖ０゜の最小値ｖ０゜ＭＩＴｌ、は、次式とな
る。

ＶｃｃＭｘｘ、　＝Ｖｖｍｔ＋Ｖｍｘｏｖ＋Ｖｓｗｏｇ
＋　Ｉ　ｗＱｓ・Ｒｓ　＋　Ｖ。８Ｑ３．□十工、。ｘ
’Ｒｔ　　・・・・・・（５）ここで、Ｖオ。、・Ｖ□
。、は、各々トランジスタＱ７，６のベース・エミッタ
間電圧％ＩＩ。６はトランジスタ６のエミッタ電流、Ｖ
ＣＩ（Ｈｅａｔはトランジスタ２のコレクタ・エミッタ
間飽和電圧である。

〔発明が解決しようとする課題〕

前述した従来の電源回路は、ダーリントン接続されたト
ランジスタにより、電源回路を動作させる為の最小の電
源電圧■。ＣＭ、Ｎは前記（５）に示すように高くなっ
ていて、減電圧特性が悪く、定電圧出力の駆動電流、電
流増幅率ｈアＨｚ　Ｉ。Ｑ３＊Ｉ。Ｑ４の電流比のバラ
ツキによって、定電圧出力電圧Ｖｔ＠ｆのバラツキが大
きいという欠点がある。

本発明の目的は、前記欠点が解決され、減電圧特性が良
好で、定電圧出力の駆動電流、電流増幅率、電流源回路
の電流比のバラツキによる定電圧出力電圧ＶＦ＠ｆのバ
ラツキを小さくでき、起動回路の素子数を削減した電源
回路を提供することにある。

〔課題を解決するための手段〕

本発明の電源回路の構成は、第１のトランジスタのベー
スを、第２のトランジスタのベースに、エミッタを第１
の電圧降下素子を介して前記第２のトランジスタのエミ
ッタに、コレクタを第１の定電流源回路の入力端子に接
続し、前記第２のトランジスタのベースを、第３の電圧
降下素子を介して基準電位に、エミッタを第２の電圧降
下素子を介して前記基準電位に、コレクタを前記第１の
定電流源回路の出力端子と容量性リアクタンス素子を介
した前記基準電位とに接続し、第３のトランジスタのベ
ースを、前記第１の定電流源回路の出力端子に、エミッ
タを第２の定電流源回路または第５の電圧降下素子を介
して電源端子に、コレクタを前記基準電位に接続し、電
流増幅器の入力端子を前記第３のトランジスタのエミッ
タに、出力端子を第４の電圧降下素子を介して前記第２
のトランジスタのベースに接続したことを特徴とする。

〔実施例〕 次に、図面を参照しながら、本発明の詳細な説明する。

第１図は本発明の第１の実施例の電源回路な示す回路図
である。第１図において、本実施例の電源回路は、第３
図に示す従来例に、トランジスタ５と抵抗１５とを付加
して構成されている。即ち、トランジスタ１０ベースは
、トランジスタ１のコレクタとトランジスタ２のベース
とに、コレクタはトランジスタ３，９のコレクタに、エ
ミッタは抵抗Ｒ１を介して電源Ｖ。０に接続されている
。トランジスタ２のコレクタは、トランジスタ４のコレ
クタとトランジスタ５とのベースとに、エミ。

りは抵抗１２を介して電源■。。に接続されている。

トランジスタ３のベースは、トランジスタ４のベースに
、エミッタは抵抗１３を介してトランジスタ４のエミッ
タに接続されている。トランジスタ４０ベースは、抵抗
１９を介して基準電位に、コレクタはコンデンサ４０を
介して基準電位（ＧＮＤ）に、エミッタは抵抗１４を介
して基準電位に接続されている。トランジスタ５のコレ
クタは基準電位に、エミッタは抵抗１５を介して電源ｖ
０゜に接続されている。トランジスタ６０ベースはトラ
ンジスタ５のエミッタに、コレクタは電源■。。

に、エミッタは抵抗１６を介してトランジスタ７のベー
スに接続されている。トランジスタ７０ベースは、抵抗
１７を介してトランジスタ７のエミッタにコレクタは電
源ｖ０゜に、エミッタは基準電源端子Ｖ　ｔ　ｅ　ｆと
、抵抗１８を介してトランジスタ４のベースとに接続さ
れている。トランジスタ８のベースは、トランジスタ８
のコレクタとトランジスタ９のベースとに、コレクタは
抵抗２０を介して電源ｖ０゜に、エミッタは抵抗２１を
介して基準電位に接続されている。トランジスタ９のエ
ミッタはトランジスタ３のエミッタに接続されている。

第１の実施例の定電圧出力電ｒＥｖ、、ｔのバラツキを
決定するトランジスタ３，４のコレクタ電流工。。８．
工。。４の電流比ＰＬは、トランジスタ５の電流増幅率
をｈ　ＰＩＱＩ、抵抗１５の抵抗値をＲ，とすると、次
式となる。

・・・・・・（６） 抵抗１５を前記式（６）に示す様に設定することによっ
て、工。。、とＩ　Ｃ６０とは、はぼ等しい値となり、
Ｐ　ｔ　＃ｌとなる。

従って、従来例で生じた（２　Ｉ　ｍ＋　Ｉ　ＩＩ（１
＠）分の誤差がほぼなくなって、電流比Ｐ１が良くとれ
る様になり、定電圧出力の駆動電流が増加しても、従来
のトランジスタ６０ベース電流工１．、の増加に対して
、トランジスタ５０ベース電流工３．、にはＩ　ＢＱ＠
の増加がｈ□、５分１になって表われる為、電流比Ｐ、
がとれ、定電圧出力電圧Ｖ　ｖ　ｅ　ｆのバラツキが小
さくなる。また、電源電圧Ｖ。ｃの最小値ｖ０゜ＭＩＭ
は、次式となる。

Ｖｃｃｗｔｙ＝Ｖｔ＊ｔ＋Ｖｍｍｏｔ＋　Ｉ　冨ｏ１Ｒ
ｇ＋Ｖｍｍａ＊Ｖｍｍｏｓ＋Ｖｃｍａ＊ｓａｓ＋　Ｉ　
ｍｏｌ　Ｒ＊・・・・・・（ｎ ここで、Ｖ工。、はトランジスタ５のベース・エミッタ
間電圧を示す、従来例のＶＣ（ＩＭよを示す式（５）に
対して、本実施例に示す式（ｎは、■□。、の分だけ低
いｖｏ。ＭＥＮとなっているので、減電圧特性が良好に
なる。

第２図は本発明の第２の実施例の電源回路を示す回路図
である。第２図において、本実施例の電源回路は、第３
図に示す従来例に、トランジスタ５．１０．２５と抵抗
２２と付加し、トランジスタ８と抵抗２０．２１とを削
除することによって、構成されている。即ち、トランジ
スタｌのベースはトランジスタｌのコレクタとトランジ
スタ２０ベースとに、コレクタはトランジスタ３のコレ
クタに、エミッタは抵抗１１を介して電源ｖ０゜に接続
されている。トランジスタ２のコレクタは、トランジス
タ４のコレクタとトランジスタ５０ベースとに、エミッ
タは抵抗１２を介して電源ｖ０゜に接続されている。ト
ランジスタ３のベースはトランジスタ４のベースに、エ
ミッタは抵抗１３を介してトランジスタ４のエミッタに
接続されている。

トランジスタ４０ベースは、抵抗１９を介して基準電位
に、コレクタはコンデンサ３０を介して基準電位に、エ
ミッタは抵抗１４を介して、基準電位に接続されている
。トランジスタ５のコレクタは基準電位に、エミッタは
トランジスタ１０のコレクタに接続されている。トラン
ジスタｌＯのベースは、トランジスタ２５０ベースに、
エミッタは電源ｖｃｃに接続されている。トランジスタ
２５０ベースはトランジスタ２５のコレクタに、エミッ
タは電源ｖ０゜に、コレクタは抵抗２２を介して基準電
位に接続されている。トランジスタ６０ベースは、トラ
ンジスタ５のエミッタに、コレクタは電源ｖＣ０に、エ
ミッタは抵抗１６を介してトランジスタ７０ベースに接
続されている。トランジスタ７０ベースは、抵抗１７を
介して、トランジスタ７のエミッタに、コレクタは電源
■。。に、エミッタは基準電源端子Ｖ　ｗｅｔと抵抗１
８を介してトランジスタ４０ベースとに接続されている
。

トランジスタｌＯのプレフ電流法工。。８．を次のよう
に設定する。

Ｉｃａｔ＠＝２ｈν璽ａｓ　’　　Ｉｎ＋２　　Ｉｍ＋
Ｉｍｏ・・・・・・・（ｎ 従って％ＩＯＱ＊と工。、４とは、はぼ等しい値となり
、Ｐ、＃１となる。この時、抵抗２２に流れる電流Ｉ□
、は、次式となる。

よって、抵抗２２の抵抗値Ｒ１ｔは次式となるように設
定する。

・・・・・・（８） ただし、■。ＱｌｌはトランジスタＱｌｌのベース・エ
ミッタ間電圧を示す。

従って、定電圧出力電圧ｖ　ｒａｔのバラツキに関し、
第１の実施例と同様の効果が得られる。

また、トランジスタ１０．２５と、抵抗２２とによって
構成される。定電流源回路は、電源回路の起動回路とし
て動作するので、従来例や第１の実施例に示すトランジ
スタ８，９と抵抗２０゜２１とで構成される起動回路よ
り素子数を削減できる。また、電源電圧”Ｖ′。。の最
小値ｖ０゜ＭＥＮは、第１の実施例の式（７）と同様で
、減電圧特性についても同様の効果かえられる。

以上、本発明の第２の実施例の電源回路は、第１のトラ
ンジスタのベースを第２のトランジスタのベースに、エ
ミッタを第１の電圧効果素子を介して前記第２のトラン
ジスタのエミッタに、コレクタを第１の定電流源回路の
入力端子に接続し、前記第２のトランジスタのベースを
第３の電圧降下素子を介して基準電位に、エミッタを第
２の電圧効果素子を介して前記基準電位に、コレクタを
前記第１の定電流源回路の出力端子と容量性リアクタン
ス素子を介して前記基準電位とに接続し、第３のトラン
ジスタのベースを前記第１の定電流源回路の出力端子に
、エミッタを第２の定電流源回路を介して電源端子に、
コレクタを前記基準電位に接続し、電流増幅器の入力端
子を前記第３のトランジスタのエミッタに、出力端子を
第４の電圧降下素子を介して前記第２のトランジスタの
ベースに接続したことを特徴とする。

本発明の第１の実施例の電源回路は、前述した電源回路
において、前記第２の定電流源回路の替りに、第５の電
圧降下素子を接続し、第４のトランジスタのベースを第
６の電圧降下素子を介して電源端子に、エミッタを前記
第１のトランジスタのエミッタに、コレクタを前記第１
のトランジスタのコレクタに接続し、第５のトランジス
タのベースを、前記第５のトランジスタのコレクタと前
記第４のトランジスタのベースとに、エミッタを第７の
電圧降下素子を介して前記基準電位に接続したことを特
徴とする。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、レベルシ
フト用ＰＮＰ）ランジスタを挿入することにより、■□
分だけ減電圧特性を改善し、かつ電源回路の電流比がと
れて、駆動電流が増加しても定電圧出力電圧Ｖ　ｒ　ａ
　ｆのバラツキを小さくでき、起動回路の素子数を削減
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の電源回路を示す回路図
、第２図は本発明の第２の実施例の電源回路を示す回路
図、第３図は従来の電源回路な示す回路図である。 １乃至１０．２５・・・・・・トランジスタ、１１乃至
２２・・・・・・抵抗、Ｖｏ。・・・・・・電源、Ｖ　
ｒ　＊　ｆ・・・・・・定電圧出力、ｖＲ・・・・・・
基準電圧、ｖｌ・・・・・・トランジスタＱ４のエミッ
タ電圧、３０．４０・・・・・・コンデンサ、■。。、
。 ■。Ｑ４・・・・・・トランジスタＱ　ｓ　、　Ｑ　ａ
のコレクタ電流、工１・・・・・トランジスタＱｌｌ　
Ｑ２のベース電流、Ｉｎ。１・・・・・トランジスタＱ
６のベースｍ流。

Claims (1)

【特許請求の範囲】
1. 第１のトランジスタのベースを、第２のトランジスタの
   ベースに、エミッタを第１の電圧降下素子を介して前記
   第２のトランジスタのエミッタに、コレクタを第１の定
   電流源回路の入力端子に接続し、前記第２のトランジス
   タのベースを、第３の電圧降下素子を介して基準電位に
   、エミッタを第２の電圧降下素子を介して前記基準電位
   に、コレクタを前記第１の定電流源回路の出力端子と容
   量性リアクタンス素子を介した前記基準電位とに接続し
   、第３のトランジスタのベースを、前記第１の定電流源
   回路の出力端子に、エミッタを第２の定電流源回路また
   は第５の電圧降下素子を介して電源端子に、コレクタを
   前記基準電位に接続し、電流増幅器の入力端子を前記第
   ３のトランジスタのエミッタに、出力端子を第４の電圧
   降下素子を介して前記第２のトランジスタのベースに接
   続したことを特徴とする電源回路。