JPH03185843A - ＧａＡｓ電界効果型トランジスタの製造方法 - Google Patents
ＧａＡｓ電界効果型トランジスタの製造方法Info
- Publication number
- JPH03185843A JPH03185843A JP1326316A JP32631689A JPH03185843A JP H03185843 A JPH03185843 A JP H03185843A JP 1326316 A JP1326316 A JP 1326316A JP 32631689 A JP32631689 A JP 32631689A JP H03185843 A JPH03185843 A JP H03185843A
- Authority
- JP
- Japan
- Prior art keywords
- ammonium sulfate
- gaas
- insulating film
- temperature
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 化合物半導体ＧａＡｓを用いた電界効果型ト
ランジスタの製造方法に関するものであも従来の技術 ＧａＡｓを半導体として用いたショットキゲート型電界
効果トランジスタ（以下ＭＥ Ｓ Ｆ ＥＴと略す）！
よ 従来の５ｉＦＥＴに比して高速 低消費電力という
利点を持板 デジタルおよびアナログＩＣの両分野で期
待されていも 特に 半絶縁性ＧａＡｓ基板に イオン
注入法を用いてＦＥＴを形成する方法（よ 均一な特性
のＦＥＴの製造が容易弘 最近でＣ＆ ソース抵抗等
の寄生抵抗を低減することが可能な高融点金属ゲートを
用いたセルフアライメント型ＦＥＴが開発され高性能化
が計られていも発明が解決しようとする課題 しかし こうした従来のＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔで（よ低周波（特に２００ＭＨｚ以下）の領域でノイ
ズが増大し この低周波領域を帯域とするアナログＩＣ
への応用が難しかっｔも 課題を解決するための手段 本発明は上記の問題に鑑みなされたもの”ｐ、 Ｇａ
ＡｓＦ Ｅ Ｔの製造においてＧａＡｓ表面を、硫化ア
ンモニウム［（ＮＨｎ）ｅ３又は（ＮＨ４）ｅＳｘ］Ｓ
ｘ中で処理した後、絶縁膜を堆積するものであム 作用 本発明によればＧａＡｓ表面を硫化アンモニウムで処理
することによりＳ（イオウ）原子でＧａＡｓ表面をパッ
シベーションし 低周波でのノイズの元となる表面準位
密度を４１（減し ノイズ特性を改善したＧａＡｓＦ
Ｅ Ｔを得ることができるものであも実施例 以下、高融点金属ゲートを用いたセルフアライメント型
ＦＥＴを例にとって説明すも 第１図（ａ）に示すよう
に 半絶縁性ＧａＡｓ基板ｌの所定の領域に フォトレ
ジスト膜２Ａをマスクとして３ｉ１１１イオンを加速電
圧３０ＫｅＶ、ドーズ８ Ｘ １０”ｃＩＩＩ−”注入
してチャンネル領域となるウェル層３を形威すも次にフ
ォトレジストＭ２Ａを除去眞 同図（ｂ）に示すように
スパッタ法を用いて、ＷＳｉＮ（２０００人）／Ｔａ
Ｎ（５００人）／Ａｕ（４０００Å）の３層膜４Ａを形
威すも次に 同図（ｃ）に示すように 所定の領域にフ
ォトレジスト膜２Ｂをマスクとして、Ａｒイオンミリン
グと、ＣＦａ １０ａ混合ガスの異方性プラズマエツチ
ングを行な（＼ ３層膜４Ａの一部からなるショットキ
ーゲート電極４を形威すも 次に フォトレジスト膜２
Ｂを除去後、同図（ｄ）に示すように 所定の領域を再
びフォトレジスト膜２Ｃをマスクとして、３１２Ｇイオ
ンを５０ＫｅＶ、 ５ ｘ １０”ｃｍ−”の条件で注
入して、ソース、ドレインの一部となるｎ′層５を形威
すも 次にフォトレジスト膜２Ｃを除去眞同図（ｅ）に
示すように全面に ５ｉＯｉ膜６ （２５００人）を形
成した眞 所定の領域にフォトレジスト膜２Ｄをマスク
として、５ｉｎｓ 膜を通して３ｉ１１イオンを１６０
ＫｅＶ、 ５ Ｘ １０”Ｃｍ−”の条件で注入し１”
／−ス、 ドレインの一部となるｎ゛層８形威すも 次にフォトレジスト膜２Ｄを除去抵 同図（ｆ）に示す
ように アルシン雰囲気中で８００℃、１５分間アニー
ルを行ないイオン注入層を活性化させも 次に同図（ｇ
）に示すようにＳｉＯ＊ｊｌ１６の所定の領域をフォト
レジスト膜をマスクとしてフッ酸系のエツチング液で開
口した一１＆、 ＡｕＧｅを蒸着比 リフトオフして
４３０℃、３分間の熱処理を行ないソース電極７ドレイ
ン電極８を形威すも 次に同図（ｈ）に示すよう？Ｑ
５ｉ０２膜６をフッ酸系のエツチング液を用いて除去
しＧａＡｓ基板１の表面を露出させ、硫化アンモニウム
［（ＮＨＪ ）ｅｓｘ〕の水溶液中℃ １時間浸透させ
て後水洗１．． ＧａＡｓ表面ＬＳ原子付着層９を形
威すも 次に同図（ｉ）に示すように 再び低温（４５
０℃以下）でたとえば光ＣＶＤ法を用いて５ｉ０２膜１
０を堆積してＦ Ｅ Ｔを完成させるものであも第２図
は第１図に示した 本発明の製造方法による硫酸アンモ
ニウムの水溶液浸透の処理を施したＦＥＴと従来の処理
をしていないＦＥＴのノイズ指数の周波数依存性を示し
たものであ４ ＦＥＴのゲート長は１μｍ、ゲート幅
は６００μｍ０．Ｌきい値電圧は一〇、９ｖであも 同
図より本発明の製造方法によるＦ Ｅ Ｔ ｇ＆ 従
来の製造方法によるＦＥＴに比して、低周波側（特に２
００ＭＨｚ以下）の領域でノイズ指数が激減しているこ
とがわかん これｚヨ 硫酸アンモニウム溶液浸透処
理によりＧａＡｓ表面にＳ原子付着層を形成ａ 表面に
多数存在しているダングリングボンドを減少させ、低周
波でのノイズの原因となる表面準位密度を低減し ノイ
ズ特性が改善されたためであも 以上の説明で、硫酸ア
ンモニウム処理後の絶縁膜堆積の温度があまり高くなる
と、付着したＳ原子が絶縁膜堆積前に蒸発する恐れがあ
り、４５０℃以下が望ましへ また オーミック電極形
成前にＧａＡｓ表面を露出させた抵 硫酸アンモニウム
処理を適用しても同様であることはいうまでもな〜も
なお以上の説明でｌ；Ｌ （ＮＨ４）２Ｓｘを用いる
処理について述べた力（（ＮＨａ）ｅＳを用いる溶液に
ついても同様であることはいうまでもなシＸ。又 イオ
ン注入法で活性層を形成するプロセスについて述べたバ
エピタキシャル層を用いてＦＥＴを製造するプロセス
についても適用できることはいうまでもな鶏 発明の効果 以上述べたように 硫酸アンモニウム溶液でＧａＡｓ表
面を浸透処理を行なった抵 絶縁膜を形成することによ
りＧａＡｓ表面に多数存在して低周波でのノイズの原因
となるダングリングボンドに起因する表面単位密度をＳ
原子の付着により減少させ、ノイズ特性を改善すること
が可能となり、高性能なＧａＡｓＦ Ｅ Ｔを得ること
が可能となるものであも
ランジスタの製造方法に関するものであも従来の技術 ＧａＡｓを半導体として用いたショットキゲート型電界
効果トランジスタ（以下ＭＥ Ｓ Ｆ ＥＴと略す）！
よ 従来の５ｉＦＥＴに比して高速 低消費電力という
利点を持板 デジタルおよびアナログＩＣの両分野で期
待されていも 特に 半絶縁性ＧａＡｓ基板に イオン
注入法を用いてＦＥＴを形成する方法（よ 均一な特性
のＦＥＴの製造が容易弘 最近でＣ＆ ソース抵抗等
の寄生抵抗を低減することが可能な高融点金属ゲートを
用いたセルフアライメント型ＦＥＴが開発され高性能化
が計られていも発明が解決しようとする課題 しかし こうした従来のＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔで（よ低周波（特に２００ＭＨｚ以下）の領域でノイ
ズが増大し この低周波領域を帯域とするアナログＩＣ
への応用が難しかっｔも 課題を解決するための手段 本発明は上記の問題に鑑みなされたもの”ｐ、 Ｇａ
ＡｓＦ Ｅ Ｔの製造においてＧａＡｓ表面を、硫化ア
ンモニウム［（ＮＨｎ）ｅ３又は（ＮＨ４）ｅＳｘ］Ｓ
ｘ中で処理した後、絶縁膜を堆積するものであム 作用 本発明によればＧａＡｓ表面を硫化アンモニウムで処理
することによりＳ（イオウ）原子でＧａＡｓ表面をパッ
シベーションし 低周波でのノイズの元となる表面準位
密度を４１（減し ノイズ特性を改善したＧａＡｓＦ
Ｅ Ｔを得ることができるものであも実施例 以下、高融点金属ゲートを用いたセルフアライメント型
ＦＥＴを例にとって説明すも 第１図（ａ）に示すよう
に 半絶縁性ＧａＡｓ基板ｌの所定の領域に フォトレ
ジスト膜２Ａをマスクとして３ｉ１１１イオンを加速電
圧３０ＫｅＶ、ドーズ８ Ｘ １０”ｃＩＩＩ−”注入
してチャンネル領域となるウェル層３を形威すも次にフ
ォトレジストＭ２Ａを除去眞 同図（ｂ）に示すように
スパッタ法を用いて、ＷＳｉＮ（２０００人）／Ｔａ
Ｎ（５００人）／Ａｕ（４０００Å）の３層膜４Ａを形
威すも次に 同図（ｃ）に示すように 所定の領域にフ
ォトレジスト膜２Ｂをマスクとして、Ａｒイオンミリン
グと、ＣＦａ １０ａ混合ガスの異方性プラズマエツチ
ングを行な（＼ ３層膜４Ａの一部からなるショットキ
ーゲート電極４を形威すも 次に フォトレジスト膜２
Ｂを除去後、同図（ｄ）に示すように 所定の領域を再
びフォトレジスト膜２Ｃをマスクとして、３１２Ｇイオ
ンを５０ＫｅＶ、 ５ ｘ １０”ｃｍ−”の条件で注
入して、ソース、ドレインの一部となるｎ′層５を形威
すも 次にフォトレジスト膜２Ｃを除去眞同図（ｅ）に
示すように全面に ５ｉＯｉ膜６ （２５００人）を形
成した眞 所定の領域にフォトレジスト膜２Ｄをマスク
として、５ｉｎｓ 膜を通して３ｉ１１イオンを１６０
ＫｅＶ、 ５ Ｘ １０”Ｃｍ−”の条件で注入し１”
／−ス、 ドレインの一部となるｎ゛層８形威すも 次にフォトレジスト膜２Ｄを除去抵 同図（ｆ）に示す
ように アルシン雰囲気中で８００℃、１５分間アニー
ルを行ないイオン注入層を活性化させも 次に同図（ｇ
）に示すようにＳｉＯ＊ｊｌ１６の所定の領域をフォト
レジスト膜をマスクとしてフッ酸系のエツチング液で開
口した一１＆、 ＡｕＧｅを蒸着比 リフトオフして
４３０℃、３分間の熱処理を行ないソース電極７ドレイ
ン電極８を形威すも 次に同図（ｈ）に示すよう？Ｑ
５ｉ０２膜６をフッ酸系のエツチング液を用いて除去
しＧａＡｓ基板１の表面を露出させ、硫化アンモニウム
［（ＮＨＪ ）ｅｓｘ〕の水溶液中℃ １時間浸透させ
て後水洗１．． ＧａＡｓ表面ＬＳ原子付着層９を形
威すも 次に同図（ｉ）に示すように 再び低温（４５
０℃以下）でたとえば光ＣＶＤ法を用いて５ｉ０２膜１
０を堆積してＦ Ｅ Ｔを完成させるものであも第２図
は第１図に示した 本発明の製造方法による硫酸アンモ
ニウムの水溶液浸透の処理を施したＦＥＴと従来の処理
をしていないＦＥＴのノイズ指数の周波数依存性を示し
たものであ４ ＦＥＴのゲート長は１μｍ、ゲート幅
は６００μｍ０．Ｌきい値電圧は一〇、９ｖであも 同
図より本発明の製造方法によるＦ Ｅ Ｔ ｇ＆ 従
来の製造方法によるＦＥＴに比して、低周波側（特に２
００ＭＨｚ以下）の領域でノイズ指数が激減しているこ
とがわかん これｚヨ 硫酸アンモニウム溶液浸透処
理によりＧａＡｓ表面にＳ原子付着層を形成ａ 表面に
多数存在しているダングリングボンドを減少させ、低周
波でのノイズの原因となる表面準位密度を低減し ノイ
ズ特性が改善されたためであも 以上の説明で、硫酸ア
ンモニウム処理後の絶縁膜堆積の温度があまり高くなる
と、付着したＳ原子が絶縁膜堆積前に蒸発する恐れがあ
り、４５０℃以下が望ましへ また オーミック電極形
成前にＧａＡｓ表面を露出させた抵 硫酸アンモニウム
処理を適用しても同様であることはいうまでもな〜も
なお以上の説明でｌ；Ｌ （ＮＨ４）２Ｓｘを用いる
処理について述べた力（（ＮＨａ）ｅＳを用いる溶液に
ついても同様であることはいうまでもなシＸ。又 イオ
ン注入法で活性層を形成するプロセスについて述べたバ
エピタキシャル層を用いてＦＥＴを製造するプロセス
についても適用できることはいうまでもな鶏 発明の効果 以上述べたように 硫酸アンモニウム溶液でＧａＡｓ表
面を浸透処理を行なった抵 絶縁膜を形成することによ
りＧａＡｓ表面に多数存在して低周波でのノイズの原因
となるダングリングボンドに起因する表面単位密度をＳ
原子の付着により減少させ、ノイズ特性を改善すること
が可能となり、高性能なＧａＡｓＦ Ｅ Ｔを得ること
が可能となるものであも
第１図は本発明の一実施例のＧａＡｓＭ Ｅ Ｓ Ｆ
Ｅ Ｔの製造方法を示す工程は 第２図は本発明の製造
方法と従来の製造方法によるＧａＡｓＭ Ｅ Ｓ Ｆ
Ｅ Ｔのノイズ特性の周波数依存性を示す図であもｌ・
・・・ＧａＡｓ基板、 ３・・・・ウェル層、 ４・・
・・ゲート電極、 ９・・・・Ｓｉ原原子付鳳 凰理人の氏名
Ｅ Ｔの製造方法を示す工程は 第２図は本発明の製造
方法と従来の製造方法によるＧａＡｓＭ Ｅ Ｓ Ｆ
Ｅ Ｔのノイズ特性の周波数依存性を示す図であもｌ・
・・・ＧａＡｓ基板、 ３・・・・ウェル層、 ４・・
・・ゲート電極、 ９・・・・Ｓｉ原原子付鳳 凰理人の氏名
Claims (1)
- ゲート電極形成後、ＧａＡｓ表面を露出させた後、硫
酸サンモニウムを含む溶液中に浸透させた後、絶縁膜を
形成する工程を含むことを特徴とするＧａＡｓ電界効果
型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326316A JPH0770546B2 (ja) | 1989-12-15 | 1989-12-15 | ＧａＡｓ電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326316A JPH0770546B2 (ja) | 1989-12-15 | 1989-12-15 | ＧａＡｓ電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03185843A true JPH03185843A (ja) | 1991-08-13 |
| JPH0770546B2 JPH0770546B2 (ja) | 1995-07-31 |
Family
ID=18186404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326316A Expired - Lifetime JPH0770546B2 (ja) | 1989-12-15 | 1989-12-15 | ＧａＡｓ電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770546B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514606A (en) * | 1994-07-05 | 1996-05-07 | Motorola | Method of fabricating high breakdown voltage FETs |
-
1989
- 1989-12-15 JP JP1326316A patent/JPH0770546B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| APPLIED PHYSICS LETTERS=1989 * |
| JAPANESE JOURNAL OF APPLIED PHYSICS=1988 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514606A (en) * | 1994-07-05 | 1996-05-07 | Motorola | Method of fabricating high breakdown voltage FETs |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770546B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5587328A (en) | Method for manufacturing semiconductor device | |
| JPH0770546B2 (ja) | ＧａＡｓ電界効果型トランジスタの製造方法 | |
| JPH08191147A (ja) | 半導体装置及びその製造方法 | |
| JPS62211957A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5856470A (ja) | 半導体装置の製造方法 | |
| JP3106378B2 (ja) | 半導体装置の製造方法 | |
| KR940010561B1 (ko) | Mesfet 반도체 장치 제조방법 | |
| JPS60115268A (ja) | 半導体装置の製造方法 | |
| JPH0770544B2 (ja) | 半導体装置の製造方法 | |
| JPS60779A (ja) | 半導体装置の製造方法 | |
| JPH09298203A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04352333A (ja) | 半導体装置の製造方法 | |
| JPS5922343A (ja) | 半導体装置の製造方法 | |
| JP2002134703A (ja) | 半導体装置の製造方法 | |
| JPS59986B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03148837A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06283676A (ja) | 半導体装置の製造方法 | |
| JPS6271236A (ja) | 化合物半導体集積回路の製造法 | |
| JPS61144880A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5975673A (ja) | 半導体装置の製造方法 | |
| JPH01208870A (ja) | 化合物半導体装置の製造方法 | |
| JPH0410629A (ja) | 半導体装置の製造方法 | |
| JPS5965484A (ja) | 半導体装置の製造方法 | |
| JPH0427128A (ja) | 半導体装置の製造方法 |