JPH03186961A - マルチプロセッサにおけるｉ／ｏ割込み制御方式 - Google Patents
マルチプロセッサにおけるｉ／ｏ割込み制御方式Info
- Publication number
- JPH03186961A JPH03186961A JP32667489A JP32667489A JPH03186961A JP H03186961 A JPH03186961 A JP H03186961A JP 32667489 A JP32667489 A JP 32667489A JP 32667489 A JP32667489 A JP 32667489A JP H03186961 A JPH03186961 A JP H03186961A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- mask
- processor
- interrupts
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マルチプロセッサにお＆ＪるＩ／Ｏ割込み発生を制御す
るＩ／Ｏ割込み制御方式に関し、■／○装置からの割込
み要求に対応して、各プロセッサが持つＣＨ分担マスク
との演算を行っていずれかＩつのプロセッサに排他的に
割込みを発生させて処理を行わせることにより、Ｉ／Ｏ
割込みを受け付けないプロセッサのＩ／Ｏ割込み処理の
キャンセルによる負担をなくし、マルチプロセッサにお
ける処理効率を向上させることを目的とし、 Ｉ／Ｏ装置からの割込み要求に対応して、いずれのＩ／
Ｏ装置（あるいはＣＩ（装置）からの割込みを排他的に
受け付けるかのマスクビットを持つＣＨ分担マスクを各
プロセッサにそれぞれ設け、Ｉ／Ｏ装置からの割込み要
求に対応して、上記ＣＨ分担マスクムこ格納されている
マスクビットとの演算を行って割込のを受け付けるプロ
セッサにのみに割込みを発生させて処理を行わせ、それ
以外のブ０セッサに割込みを発生させないように構成す
る。
るＩ／Ｏ割込み制御方式に関し、■／○装置からの割込
み要求に対応して、各プロセッサが持つＣＨ分担マスク
との演算を行っていずれかＩつのプロセッサに排他的に
割込みを発生させて処理を行わせることにより、Ｉ／Ｏ
割込みを受け付けないプロセッサのＩ／Ｏ割込み処理の
キャンセルによる負担をなくし、マルチプロセッサにお
ける処理効率を向上させることを目的とし、 Ｉ／Ｏ装置からの割込み要求に対応して、いずれのＩ／
Ｏ装置（あるいはＣＩ（装置）からの割込みを排他的に
受け付けるかのマスクビットを持つＣＨ分担マスクを各
プロセッサにそれぞれ設け、Ｉ／Ｏ装置からの割込み要
求に対応して、上記ＣＨ分担マスクムこ格納されている
マスクビットとの演算を行って割込のを受け付けるプロ
セッサにのみに割込みを発生させて処理を行わせ、それ
以外のブ０セッサに割込みを発生させないように構成す
る。
本発明は、マルチプロセッサにおけるＩ／Ｏ割込み発生
を制御するＩ／Ｏ割込み制御方式に関するものである。
を制御するＩ／Ｏ割込み制御方式に関するものである。
近年、コンピュータシステムにおける多量データ処理の
要求に伴い、マルチプロセッサに多数のＩ１０装置を接
続して高速に多量データ処理を行うことが要求されてい
る。この際、処理効率の良いＩ／Ｏ割込み制御が望まれ
ている。
要求に伴い、マルチプロセッサに多数のＩ１０装置を接
続して高速に多量データ処理を行うことが要求されてい
る。この際、処理効率の良いＩ／Ｏ割込み制御が望まれ
ている。
従来のマルチプロセッサにおけるＩ／Ｏ割込み制御は、
Ｉ１０装置から割込み要求があった場合、第４図に示す
ように、割込み可能な全てのプロセッサに割込みを発生
させ（■、Ｏ）、これらの割込の処理の中でＩ／Ｏ割込
み処理権を獲得した１つのプロセンサのみがソフトに対
する割込みの通知を行い（０、■ＹＥＳ、■）、それ以
外のプロセッサは割込み処理のキャンセルを行っていた
（０、■Ｎ０１０＞。
Ｉ１０装置から割込み要求があった場合、第４図に示す
ように、割込み可能な全てのプロセッサに割込みを発生
させ（■、Ｏ）、これらの割込の処理の中でＩ／Ｏ割込
み処理権を獲得した１つのプロセンサのみがソフトに対
する割込みの通知を行い（０、■ＹＥＳ、■）、それ以
外のプロセッサは割込み処理のキャンセルを行っていた
（０、■Ｎ０１０＞。
尚、第４図において、Ｈ３Ａ （バー１′ウエアシステ
ムエリア）は、ＭＳＵ（主記憶）上のソフトからアクセ
スできないハードウェア制御用のメモリ領域である。
ムエリア）は、ＭＳＵ（主記憶）上のソフトからアクセ
スできないハードウェア制御用のメモリ領域である。
このため、ソフトに対するＩ／Ｏ割込み通知を行うプロ
セッサ以外のものは、Ｉ／Ｏ割込み処理のキャンセルと
いう余分な仕事を行う必要があり、マルチプロセッサの
処理効率を低下させてしまうという問題があった。
セッサ以外のものは、Ｉ／Ｏ割込み処理のキャンセルと
いう余分な仕事を行う必要があり、マルチプロセッサの
処理効率を低下させてしまうという問題があった。
本発明は、■／○装置からの割込みに要求に対応して、
各プロセッサが持つＣＨ分担マスクとの演算を行ってい
ずれか１つのプロセッサに排他的に割込みを発生させて
処理を行わせることにより、Ｉ／Ｏ割込みを受け付けな
いプロセッサのＩ／Ｏ割込み処理のキャンセルによる負
担をなくし、マルチプロセンサにおける処理効率を向上
させることを目的としている。
各プロセッサが持つＣＨ分担マスクとの演算を行ってい
ずれか１つのプロセッサに排他的に割込みを発生させて
処理を行わせることにより、Ｉ／Ｏ割込みを受け付けな
いプロセッサのＩ／Ｏ割込み処理のキャンセルによる負
担をなくし、マルチプロセンサにおける処理効率を向上
させることを目的としている。
第１図を参照して課題を解決する手段を説明する。
第１図において、分担マスク６は、いずれのＩ１０装置
（あるいはＣＨ装置）からの割込みを排他的に受け付け
るかのマスクビットを持つマスクであって、各プロセッ
サ１にそれぞれ設けたものである。
（あるいはＣＨ装置）からの割込みを排他的に受け付け
るかのマスクビットを持つマスクであって、各プロセッ
サ１にそれぞれ設けたものである。
Ｉ１０装置は、Ｉ／Ｏ割込み要求を行うものである。
本発明は、第１図に示すように、ｌ／○装置からの割込
み要求に対応して、分担マスク６に格納されているマス
クビットとの演算を行って割込みを受け付けるプロセッ
サ１にのみに割込みを発生させて処理を行わせ、それ以
外のプロセッサに割込みを発生させないようにしている
。
み要求に対応して、分担マスク６に格納されているマス
クビットとの演算を行って割込みを受け付けるプロセッ
サ１にのみに割込みを発生させて処理を行わせ、それ以
外のプロセッサに割込みを発生させないようにしている
。
従って、Ｉ１０装置からの割込み要求に対応して、各プ
ロセッサが持つＣ８分担マスク６との演算を行っていず
れか１つのプロセンザムこ排他的に割込みを発生させて
処理を行わせることにより、１７０割込みを受け付けな
いプロセッサのＩ／Ｏ割込み処理のキャンセルによる負
担をなくし、マルチプロセッサにおける処理効率を向上
させることが可能となる。
ロセッサが持つＣ８分担マスク６との演算を行っていず
れか１つのプロセンザムこ排他的に割込みを発生させて
処理を行わせることにより、１７０割込みを受け付けな
いプロセッサのＩ／Ｏ割込み処理のキャンセルによる負
担をなくし、マルチプロセッサにおける処理効率を向上
させることが可能となる。
次に、第１図から第３図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第１図において、プロセッサ１は、各種処理を行うもの
であって、μプログラムのもとてＩ／Ｏ割込みをソフト
（処理プログラム）に通知したり、ソフトのもとで各種
処理を行ったりなどするものである。このプロセッサ１
を複数台（例えば４台）、１台のＩ１０制御装置（ＩＯ
Ｐ、インプント・アウトプット・プロセッサ〉 ２に接
続してマルチプロセソサンステムを構成し、Ｉ／Ｏ装置
からのチャネル（ＣＨ）７を介した割込み要求に対応し
て、いずれか１つのプロセッサにのみ排他的に割込みを
発生させて処理を行うようにしている。
であって、μプログラムのもとてＩ／Ｏ割込みをソフト
（処理プログラム）に通知したり、ソフトのもとで各種
処理を行ったりなどするものである。このプロセッサ１
を複数台（例えば４台）、１台のＩ１０制御装置（ＩＯ
Ｐ、インプント・アウトプット・プロセッサ〉 ２に接
続してマルチプロセソサンステムを構成し、Ｉ／Ｏ装置
からのチャネル（ＣＨ）７を介した割込み要求に対応し
て、いずれか１つのプロセッサにのみ排他的に割込みを
発生させて処理を行うようにしている。
ＣＨマスク３は、ソフトより設定するいずれのチャネル
７を割込みによって受け付けるかのマスクビットを設定
するものである。通常は、全てのチャネルに対して１を
セットして受け付は可能状態にしておく。
７を割込みによって受け付けるかのマスクビットを設定
するものである。通常は、全てのチャネルに対して１を
セットして受け付は可能状態にしておく。
ＣＨ分担マスク６ば、プロセッサ１が排他的にいずれの
チャネル７ （あるいはＩ１０装置）からのＩ／Ｏ割込
みを受け付けるかのマスクビットを設定するものである
。
チャネル７ （あるいはＩ１０装置）からのＩ／Ｏ割込
みを受け付けるかのマスクビットを設定するものである
。
ＣＩ分担制御部５ば、ＣＨ分担マスク６に対して、いず
れのチャネル７ （あるいはＩ１０装置）からの１７０
割込み要求を受け付けるかのマスクビットをＣ８分担マ
スク６に設定したり、更に所定時間毎に循環する態様で
マスクピノ１〜をシフトして各プロセッサの負荷分担を
可及的に均一にしたりなどするものである。
れのチャネル７ （あるいはＩ１０装置）からの１７０
割込み要求を受け付けるかのマスクビットをＣ８分担マ
スク６に設定したり、更に所定時間毎に循環する態様で
マスクピノ１〜をシフトして各プロセッサの負荷分担を
可及的に均一にしたりなどするものである。
Ｉ／Ｏ割込み制御部４は、Ｉ／Ｏ割込み要求があったと
きに、ＣＨマスク３およびＣ８分担マスク６との論理積
演算を行った結果が“１“のときにプロセッサ１に１．
１０割込みを発生させるものである。
きに、ＣＨマスク３およびＣ８分担マスク６との論理積
演算を行った結果が“１“のときにプロセッサ１に１．
１０割込みを発生させるものである。
Ｉ１０制御装置（ＩＯＰ）２は、複数のチャネル７と複
数のプロセッサ１との間に配置してデータの入出力を制
御するものであって、ここではＩ／Ｏ割込みを要求を制
御するＩ／Ｏ割込み制御部２−１などから構成されてい
る。
数のプロセッサ１との間に配置してデータの入出力を制
御するものであって、ここではＩ／Ｏ割込みを要求を制
御するＩ／Ｏ割込み制御部２−１などから構成されてい
る。
チャネル（ＣＨ）７は、複数のＩ１０装置とＩ／Ｏ制御
装置２との間に配置してデータの人出力制御を行うもの
であって、ここではＩ／Ｏ割込み要求をＴ／○制御装Ｗ
２に通知したりなどするものである。
装置２との間に配置してデータの人出力制御を行うもの
であって、ここではＩ／Ｏ割込み要求をＴ／○制御装Ｗ
２に通知したりなどするものである。
Ｉ１０装置は、データの入出力を行う装置である。
次に、第２図フローチャートを用いて第１図構成の動作
を詳細に説明する。
を詳細に説明する。
第２図において、［相］は、Ｉ１０制御装置（ＩＯＰ）
２からプロセッサ＃０ないし＃３にＩ／Ｏ割込み要求を
通知する。これは、第１図Ｉ／Ｏ装置からチャネル７を
介してＩ１０制御装置（Ｔ。
２からプロセッサ＃０ないし＃３にＩ／Ｏ割込み要求を
通知する。これは、第１図Ｉ／Ｏ装置からチャネル７を
介してＩ１０制御装置（Ｔ。
Ｐ）２に割込み要求があったことに対応して、当該Ｉ１
０制御装置２が４台のプロセッサ＃０ないし＃３の全て
にＩ／Ｏ割込み要求を通知する。このＩ／Ｏ割込み要求
に対応して、ここでは、プロセッサ＃Ｏのみが排他的に
割込みを発生させてソフトに通知し、残りの他のプロセ
ッサ＃１ないし＃３は割込みを発生させないように、第
１図ＣＨ分担マスク６を設定したときの動作を以下説明
する。
０制御装置２が４台のプロセッサ＃０ないし＃３の全て
にＩ／Ｏ割込み要求を通知する。このＩ／Ｏ割込み要求
に対応して、ここでは、プロセッサ＃Ｏのみが排他的に
割込みを発生させてソフトに通知し、残りの他のプロセ
ッサ＃１ないし＃３は割込みを発生させないように、第
１図ＣＨ分担マスク６を設定したときの動作を以下説明
する。
■は、［相］のＩ／Ｏ割込み要求の通知をプロセッサ＃
０が受ける。
０が受ける。
＠は、ＣＨ分担マスク＆ＣＨマスクの論理積演算を行う
。ここでは、論理積演算の結果が”１”となってＹＥＳ
となり、■を行う。
。ここでは、論理積演算の結果が”１”となってＹＥＳ
となり、■を行う。
■は、μプログラムにＩ／Ｏ割込みを発生させる。
■は、０でＩ／Ｏ割込みによって通知されたμプログラ
ムがソフトに対して所定のＩ１０装置（チャネル７）か
ら割込みがあった旨を通知し、入出力処理を行わせる。
ムがソフトに対して所定のＩ１０装置（チャネル７）か
ら割込みがあった旨を通知し、入出力処理を行わせる。
そして、次の命令の処理を行う。
以上の０ないし［相］の処理によって、ｌ１０ＩＩＨＩ
Ｉ装置２からのＩ／Ｏ割込み要求に対応して、Ｃ８分担
マスク６の該当マスクビットが“１”となっていたプロ
セッサ＃０のみに排他的にＩ／Ｏ割込みを発生させて処
理を行わせることにより、マルチプロセッサにおけるＩ
／Ｏ割込み処理を効率的に行うことが可能となる。
Ｉ装置２からのＩ／Ｏ割込み要求に対応して、Ｃ８分担
マスク６の該当マスクビットが“１”となっていたプロ
セッサ＃０のみに排他的にＩ／Ｏ割込みを発生させて処
理を行わせることにより、マルチプロセッサにおけるＩ
／Ｏ割込み処理を効率的に行うことが可能となる。
■は、［相］のＩ／Ｏ割込み要求の通知をプロセンサ＃
１ないし＃３が受ける。
１ないし＃３が受ける。
［相］は、ＣＨ分担マスク＆ＣＨマスクの論理積演算を
それぞれのプロセッサ＃ｌないし＃３内で行う。ここで
は、論理積演算の結果がそれぞれ“０”となってＮｏと
なり、Ｉ／Ｏ割込みを発生させることなく、次の命令の
処理を行う。
それぞれのプロセッサ＃ｌないし＃３内で行う。ここで
は、論理積演算の結果がそれぞれ“０”となってＮｏと
なり、Ｉ／Ｏ割込みを発生させることなく、次の命令の
処理を行う。
以上の■、０の処理によって、Ｉ１０制御装置２からの
Ｉ／Ｏ割込み要求に対応して、ＣＨ分担マスク６の該当
マスクビットが“Ｏ”となっていたプロセッサ＃１ない
し＃３ば、Ｉ／Ｏ割込みを発生させることなく終了する
ことにより、無駄なＩ／Ｏ割込み処理を削除することが
可能となる。
Ｉ／Ｏ割込み要求に対応して、ＣＨ分担マスク６の該当
マスクビットが“Ｏ”となっていたプロセッサ＃１ない
し＃３ば、Ｉ／Ｏ割込みを発生させることなく終了する
ことにより、無駄なＩ／Ｏ割込み処理を削除することが
可能となる。
第３図は、本発明の１実施例構戒図を示す。ここでプロ
セッサ１は、３台のプロセッサのうちの１台のプロセッ
サの構成を示す。
セッサ１は、３台のプロセッサのうちの１台のプロセッ
サの構成を示す。
第３図において、ＣＨ分担制御回路５−１は、所定時間
経過毎にＴＯＤ （タイマ）５−２から送出されるＣＲ
ＹＮ （タイマのビットＮからのキャリー）に対応して
ＳＦＴ （１ビツトのサーキュラ−シフタ）６−２に１
ビットシフト信号を通知し、ＣＨＤＭ （Ｃｆ（分担マ
スク）６−１に設定されているマスクピントを１ビツト
だけ循環する態様でシフトさせるものである。これによ
り、ＣＨＤＭ（Ｃ８分担マスク）６〜■に設定されてい
るマスクピントの内容が所定時間毎に循環する態様でシ
フトされるため、Ｉ１０装置（チャネル７）からのＩ／
Ｏ割込み要求を受け付けるプロセッサ１が順次変更され
、負荷分散を均一にすることができ１す る。
経過毎にＴＯＤ （タイマ）５−２から送出されるＣＲ
ＹＮ （タイマのビットＮからのキャリー）に対応して
ＳＦＴ （１ビツトのサーキュラ−シフタ）６−２に１
ビットシフト信号を通知し、ＣＨＤＭ （Ｃｆ（分担マ
スク）６−１に設定されているマスクピントを１ビツト
だけ循環する態様でシフトさせるものである。これによ
り、ＣＨＤＭ（Ｃ８分担マスク）６〜■に設定されてい
るマスクピントの内容が所定時間毎に循環する態様でシ
フトされるため、Ｉ１０装置（チャネル７）からのＩ／
Ｏ割込み要求を受け付けるプロセッサ１が順次変更され
、負荷分散を均一にすることができ１す る。
ＣＨマスク３−１は、Ｃｌ−１（チャネル７）からのＩ
／Ｏ割込み要求を受け付るか否かのマスクビットを設定
するマスクである。■を設定したＣＨに対してＩ／Ｏ割
込みを受け付け、０を設定したＣＨに対してＩ／Ｏ割込
みを受け付けない。通常は、ＣＨマスク３−１の全ての
マスクビットに“ｌ゛を設定する。
／Ｏ割込み要求を受け付るか否かのマスクビットを設定
するマスクである。■を設定したＣＨに対してＩ／Ｏ割
込みを受け付け、０を設定したＣＨに対してＩ／Ｏ割込
みを受け付けない。通常は、ＣＨマスク３−１の全ての
マスクビットに“ｌ゛を設定する。
Ｉ／Ｏ割込み制御回路４−１は、ＣＨマスク３１からの
マスクビットと、ＣＨＤＭ（分担マスクビット）６−■
と、ＩＯＰ （Ｉ１０制御装置２）からのＩ／Ｏ割込み
要求との論理積の結果が“１゛となった該当チャネルに
対してＩ／Ｏ割込みを発生させるものである（第２図＠
ＹＥＳ、０）。
マスクビットと、ＣＨＤＭ（分担マスクビット）６−■
と、ＩＯＰ （Ｉ１０制御装置２）からのＩ／Ｏ割込み
要求との論理積の結果が“１゛となった該当チャネルに
対してＩ／Ｏ割込みを発生させるものである（第２図＠
ＹＥＳ、０）。
以上の構成において、Ｉ１０制御装置２からプロセッサ
１にＩ／Ｏ割込み要求が通知されたとき、当該Ｉ／Ｏ割
込み要求と、ＣＨＤＭ （Ｃ８分担マスク）６−１のマ
スクビットと、ＣＨマスク３Ｉのマスクビア）との論理
積演算を行い、その結２ 果が“１”のときにのみ■／○割込み制御回路４１がμ
プログラムにＩ／Ｏ割込みを発生させてソフトにＩ／Ｏ
割込みを通知させ、該当チャネル（Ｉ１０装置）に対し
て入出力処理を行わせるようにしている。
１にＩ／Ｏ割込み要求が通知されたとき、当該Ｉ／Ｏ割
込み要求と、ＣＨＤＭ （Ｃ８分担マスク）６−１のマ
スクビットと、ＣＨマスク３Ｉのマスクビア）との論理
積演算を行い、その結２ 果が“１”のときにのみ■／○割込み制御回路４１がμ
プログラムにＩ／Ｏ割込みを発生させてソフトにＩ／Ｏ
割込みを通知させ、該当チャネル（Ｉ１０装置）に対し
て入出力処理を行わせるようにしている。
以上説明したように、本発明によれば、Ｉ／○装置から
の割込みに要求に対応して、各プロセッサが持つＣＨ分
担マスク６との演算を行っていずれか１つのプロセッサ
に排他的に割込みを発生させて処理を行わせる構成を採
用しているため、Ｉ／Ｏ割込みを受け付けないプロセッ
サのＩ／Ｏ割込み処理のキャンセルによる負担をなくし
〜マルチプロセッサにおける処理効率を向上させること
ができる。
の割込みに要求に対応して、各プロセッサが持つＣＨ分
担マスク６との演算を行っていずれか１つのプロセッサ
に排他的に割込みを発生させて処理を行わせる構成を採
用しているため、Ｉ／Ｏ割込みを受け付けないプロセッ
サのＩ／Ｏ割込み処理のキャンセルによる負担をなくし
〜マルチプロセッサにおける処理効率を向上させること
ができる。
第１図は本発明の原理構成図、第２図は本発明のＩ／Ｏ
割込み処理フローチャート、第３図は本発明の１実施例
構戒図、第４図は従来のＩ／Ｏ割込み処理フローチャー
トを示す。 図中、１はプロセッサ、２はＩ１０制御装置（ＩＯＰ）
、３はＣＨ下マスク４はＩ／Ｏ割込み制御部、５はＣ
Ｈ分担制御部、６はＣ８分担マスク、７はチャネル（Ｃ
Ｈ）を表す。
割込み処理フローチャート、第３図は本発明の１実施例
構戒図、第４図は従来のＩ／Ｏ割込み処理フローチャー
トを示す。 図中、１はプロセッサ、２はＩ１０制御装置（ＩＯＰ）
、３はＣＨ下マスク４はＩ／Ｏ割込み制御部、５はＣ
Ｈ分担制御部、６はＣ８分担マスク、７はチャネル（Ｃ
Ｈ）を表す。
Claims (1)
- 【特許請求の範囲】 マルチプロセッサにおけるＩ／Ｏ割込み発生を制御する
Ｉ／Ｏ割込み制御方式において、 Ｉ／Ｏ装置からの割込み要求に対応して、いずれのＩ／
Ｏ装置（あるいはＣＨ装置）からの割込みを排他的に受
け付けるかのマスクビットを持つＣＨ分担マスク（６）
を各プロセッサにそれぞれ設け、Ｉ／Ｏ装置からの割込
み要求に対応して、上記ＣＨ分担マスク（６）に格納さ
れているマスクビットとの演算を行って割込みを受け付
けるプロセッサにのみに割込みを発生させて処理を行わ
せ、それ以外のプロセッサに割込みを発生させないよう
に構成したことを特徴とするマルチプロセッサにおける
Ｉ／Ｏ割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32667489A JPH03186961A (ja) | 1989-12-15 | 1989-12-15 | マルチプロセッサにおけるｉ／ｏ割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32667489A JPH03186961A (ja) | 1989-12-15 | 1989-12-15 | マルチプロセッサにおけるｉ／ｏ割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03186961A true JPH03186961A (ja) | 1991-08-14 |
Family
ID=18190396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32667489A Pending JPH03186961A (ja) | 1989-12-15 | 1989-12-15 | マルチプロセッサにおけるｉ／ｏ割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03186961A (ja) |
-
1989
- 1989-12-15 JP JP32667489A patent/JPH03186961A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367690A (en) | Multiprocessing system using indirect addressing to access respective local semaphore registers bits for setting the bit or branching if the bit is set | |
| JP2577865B2 (ja) | ベクトル処理装置及びその制御方法 | |
| JPH0268632A (ja) | 割込み制御装置 | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| JPS59761A (ja) | 複数プロセツサによる画像処理方式 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| Narasimhan et al. | A four-channel communications arbiter for multiprocessor arrays | |
| JP3038257B2 (ja) | 電子計算機 | |
| KR920003283B1 (ko) | 다중처리기 시스템에서의 인터럽트 방법 | |
| JPH0644234B2 (ja) | タスク管理装置 | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPH0370810B2 (ja) | ||
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JP2582414B2 (ja) | 割込み処理装置 | |
| JPS6350903B2 (ja) | ||
| JPH03125251A (ja) | データマルチ処理システム及びそのバス選択方法 | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| JPS6292059A (ja) | マルチプロセツサシステム | |
| JPH02224048A (ja) | 情報処理装置 | |
| JPS5856057A (ja) | 割込信号発生装置 | |
| JPH02222058A (ja) | マルチプロセッサシステム | |
| JPH03189802A (ja) | プログラマブル・コントローラの上位リンクユニット | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 |