JPS6325377B2 - - Google Patents
Info
- Publication number
- JPS6325377B2 JPS6325377B2 JP58152290A JP15229083A JPS6325377B2 JP S6325377 B2 JPS6325377 B2 JP S6325377B2 JP 58152290 A JP58152290 A JP 58152290A JP 15229083 A JP15229083 A JP 15229083A JP S6325377 B2 JPS6325377 B2 JP S6325377B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- fault
- simulation
- list
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
〔発明の技術分野〕
本発明は、複数のゲートからなる論理回路の各
ゲート毎に、当該ゲートの故障と当該ゲートの入
力端子に印加される故障のうち出力に伝播される
故障とを要素にした故障リストを作成する故障シ
ミユレーシヨン方式に関するものである。 〔従来技術と問題点〕 論理回路の入力端子にテスト系列を印加した時
に、想定している故障について、その影響が回路
の出力にどのように現われるかを計算機上で模擬
することを故障シミユレーシヨンと呼ぶ。 故障シミユレーシヨン方式としては、パラレ
ル法、デイダクテイブ法、コンカレント法の
３手法が提案されてきているが、そのうち、の
コンカレント法が、局所的な故障の影響のみを
シミユレーシヨンすればよい、論理シミユレー
シヨンのあらゆる手法が適用できる、という２つ
の理由により大規模な回路の論理シミユレーシヨ
ンに有望視されている。 第１図は従来のコンカレント法を説明する図で
ある。第１図ａにおいて、Ｃ，Ｆ，ＧとＨはゲー
ト、ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇとｈは信号、Ｓ
はシミユレーシヨン回路を示す。シミユレーシヨ
ン回路Ｓを構成するゲートＣ，ＧとＨはANDゲ
ートであり、ゲートＦはNANDゲートであつて、
第１図ａ図示の如く、信号ａ，ｂ，ｄとｅが全て
“１”の場合には、ゲートＦの出力である信号ｆ
とゲートＨの出力である信号ｈが“０”になり、
ゲートＣの出力である信号ｃとゲートＧの出力で
ある信号ｇが“１”になる。このようなシミユレ
ーシヨン回路Ｓの故障リストを示したのが第１図
ｂである。 第１図ｂにおいて、例えば第１図ａに示すゲー
トＣの故障リストがLcであり、ゲートＦの故障
リストがLfである。そして、Lcにおいて、ｃ／
０（ｃスタツク・アト０）やａ／０は、故障の要
素を示すもので、例えばａ／０はａがスタツクし
た（信号ａが“０”のままになつて変わらなくな
つてしまう故障）という。即ち、ゲートＣは、先
に述べたように入力される信号ａとｂが“１”の
場合に出力される信号ｃが“１”になるのが正常
状態であるが、このゲートＣに関する故障リスト
Lcは、出力される信号ｃが正常状態とは異なる
“０”になるような故障の要素、ｃ／０、ａ／０
とｂ／０よりなる。この故障リストは、入力値変
化によるシミユレーシヨンの過程により異なり、
それが動的変化の原因となる。また、故障リスト
の要素に着目すると、第１図ｂに示す例では要素
数は20であるが、例えばａ／０などは、シミユレ
ーシヨン回路Ｓのような小さな回路においてすら
４回も登場している。これをひとつにまとめるこ
とができれば、数倍の記憶容量の減少が期待でき
る。また、例えば、ゲートＣの故障リストが変わ
つたとすると、ゲートＦやＧの故障リストもそれ
につれて更新しなければならない。その結果、ゲ
ートＦかＧの故障リストが変われば同様の処理を
その後段のゲートについて再び行う必要がある。
故障リストに変化が生じたかどうかを調べるた
め、新旧の故障リストの比較が必要となる。もし
比較をしないときは、一度故障リストに変化が起
こると、その後段にある全てのゲートについてシ
ミユレーシヨンをしなければならない。そこで、
もし、比較も不要でかつ後段にあるゲートの故障
リストが変化するか否かがわかれば、処理速度の
向上が大いに期待できる。 シミユレーシヨン回路ＳのゲートＦ，ＧとＨに
ついてのシミユレーシヨン方式を示したのが第１
図ｃである。第１図ｃから明らかなように、例え
ばゲートＦについてのシミユレーシヨンでは、入
力（１・０）の同一のNAND演算を３回も繰り
返し、またゲートＧでも、入力（０・１）の同一
のAND演算を３回も繰り返している。そこで、
これを１回で済むように工夫すれば、数倍の処理
速度の向上が期待できる。 第２図は従来手法による論理シミユレーシヨン
を説明する図、第３図は従来の故障伝播法を説明
する図である。図において、１は故障リスト記憶
装置、２は未チエツクな故障の発生部、３は故障
レジスタ、４は入力反転マスク・レジスタ、５は
入出力レジスタ、６は評価部、７は出力レジス
タ、８は出力変化の有無フラグ、８′は故障伝播
の有無フラグ、９は登録部を示す。故障リスト記
憶装置１は、第１図ｂに示すような故障リストを
ゲート単位毎に格納するものである。未チエツク
な故障の発生部２は、故障リスト記憶装置１に格
納された故障リストに基づいて故障の発生を行う
もので、その内容を故障レジスタ３と入力反転マ
スク・レジスタ４にセツトする。入出力レジスタ
５は、ゲートの出力とそのゲートの入力ベクトル
とをセツトするものである。評価部６は、入力反
転マスク・レジスタ４の内容と入出力レジスタ５
の内容からゲートの出力の評価を行うものであ
る。登録部９は、故障リスト記憶装置１に格納さ
れた故障リストのnewに故障の要素を登録するも
のである。 次に従来手法における論理シミユレーシヨンを
第２図のＸ部を参照しつつ説明する。まず、第２
図において、入出力レジスタ５に先頭ビツトから
順に旧出力（×）と入力ベクトル（０、１、…
０）をセツトする。例えば第１図ａに示すゲート
Ｈのシミユレーシヨンの場合には、入力ベクトル
は、信号ｆとｇの正常状態の内容“０”と“１”
がセツト（それ以外の入力端子のないビツトは
“０”がセツト）される。これに対して評価部６
はゲートＨの論理積演算を行つて“０”の出力を
得、出力レジスタ７にセツトする。このとき、入
出力レジスタ５にセツトされていた内容と異なる
場合には出力変化の有無フラグ８を「有」とす
る。そして出力レジスタ７の内容が入出力レジス
タ５の出力ビツト（先頭のビツト）に格納され
る。その結果、レジスタ５には、ゲートＨの正常
状態の入力ベクトルと対応する出力が得られる。 続いて、従来の故障伝播法を第３図を参照しつ
つ説明する。第３図は第１図ａに示すゲートＨに
ついての故障伝播を調べる場合の例を示してい
る。従つて、故障リスト記憶装置１には、ゲート
Ｈの入力となるゲートＦとＧの故障リストLfと
Lgが格納される。これらの故障リストに基づい
て、未チエツクな故障の発生部２は、故障レジス
タ３と入力反転マスク・レジスタ４に各故障の要
素毎に情報のセツトを行う。例えばLfのｆ／１
から順にｃ／０、ａ／０、…の夫々を故障レジス
タ３にセツトすると共に、そのときの入力反転の
有無を入力反転レジスタ４にセツトする。従つて
ｃ／０は、LfとLgの両方の故障の要素になつて
いるので入力が反転するという意味で、入力反転
レジスタ４の対応するビツト（ビツト１と２）が
“１”にセツトされる。これは、入出力レジスタ
５にセツトされた入力ベクトルの内容（ビツト１
とビツト２、なおビツト１の前の先頭ビツトは出
力ビツトである）を反転させることを意味する。
その結果、評価部６による評価は、出力が“０”
となり出力ビツトの内容と変わらず、故障伝播の
有無フラグ８′が「無」とされる。登録部９は、
故障伝播の有無フラグ８′が「有」の場合に、そ
のときの故障レジスタ３の内容を故障リスト記憶
装置１の故障リストのnewに故障の要素として登
録する。第３図に示す故障リスト記憶装置１の故
障リストのnewは、LfのLgの故障の要素全部に
ついてチエツクした結果登録された内容を示して
いる。これは第１図ｂに示すLhと一致する。 以上に説明したコンカレント法にも、処理速
度、記憶容量の観点から以下の３つの問題点があ
る。第１は、故障リストのための記憶領域が動的
に変化し、変化量は大きく（論理シミユレーシヨ
ン時の約10倍）かつ正確な量を事前に予測するこ
とは難しいことである。第２は、故障ゲートのシ
ミユレーシヨンによる故障の伝播判定処理に同一
データによる繰り返しが多いことである。そして
第３は、一度故障イベントを発生すると、故障イ
ベントがその後の段にある全てのゲートに発生す
ること、或いは、それを避けるためにそのゲート
の故障リストを比較する必要があることである。 〔発明の目的〕 本発明は、上記の考察に基づくものであつて、
コンカレント法による処理能力の改善を図つた故
障シミユレーシヨン方式を提供することを目的と
するものである。 〔発明の構成〕 そのために本発明の故障シミユレーシヨン方式
は、複数のゲートからなる論理回路の各ゲート毎
に、当該ゲートの故障と当該ゲートの入力端子に
印加される故障のうち出力に伝播される故障とを
要素にした故障リストを作成する故障シミユレー
シヨン方式であつて、上記複数のゲートを合流ゲ
ートと単純ゲートに分類すると共に、上記合流ゲ
ートについては、入力端子に伝播されてくる故障
の全てを発生させてシミユレーシヨンを行い、該
シミユレーシヨンを行つた結果出力に伝播された
故障を当該合流ゲートの故障リストの要素に登録
し、上記単純ゲートについては、当該単純ゲート
の入力端子に印加される夫々の信号を逐一反転さ
せてシミユレーシヨンを行い、該シミユレーシヨ
ンを行つた結果、出力が反転する信号の印加され
た入力端子に接続される故障リストを当該入力端
子に印加される故障のうち出力に伝播される故障
の１集合として当該単純ゲートの故障リストの要
素に登録するようにしたことを特徴とするもので
ある。 〔発明の実施例〕 以下、本発明の実施例を図面を参照しつつ説明
する。 第４図は本発明の１実施例を説明する図、第５
図は本発明が適用される単純ゲートについての故
障伝播法を説明する図である。第５図において、
１ないし９は第３図に対応するものを示し、１０
は伝播マーク・レジスタを示す。 本発明は、故障リストの要素として、第４図ａ
に示す故障リストのLcにおけるLaやLb、故障リ
ストLfにおけるLcやLdにように、故障リスト・
ポインタを混在させるようにするものである。即
ち、第４図ａに示す故障リストは先に述べた第１
図ｂに示す故障リストに対応するものであり、第
４図ｂに示すシミユレーシヨンの例は第１図ｃに
示すものに対応するものである。そして、例えば
故障リストLfについて第１図ｂに示す内容と第
４図ａに示す内容とを比較すれば明らかなよう
に、第１図ｂに示す故障リストLfの要素のうち
ｃ／０，ａ／０，ｂ／０、及びｄ／０からなる故
障の集合がLcとLdの２つの故障リストで置き換
えられ、これによつて要素数の簡単化を図つてい
る。このことによつて、故障リストについては、
いくつかの要素を記憶するための領域を１つの故
障リストへのポインタとして置き換えることがで
きる。その結果、故障（例えばｆ／１）とポイン
タとは記憶領域を同じ大きさにすることができる
ので、故障リストのための記憶領域を大幅に減少
させることができる。 また、シミユレーシヨンは、いくつかの故障が
１つの故障の集合（即ちポインタ）として扱われ
るので、第１図ｃに示す内容と第４図ｂに示す内
容とを比較すれば明らかなように、回数を大幅に
減少させることができる。 次に、どのような故障の集合をひとまとめとし
てそれをポインタで指せば、従来と同様のシミユ
レーシヨンの仕方でかつ結果に矛盾しないように
できるかについて説明する。まず、ゲートを回路
の構造により合流ゲートと単純ゲートに分類す
る。夫々のゲートは、あるゲートｇでフアン・ア
ウトした信号が再びゲートＧで合流するとき、そ
のゲートＧをゲートｇの合流ゲートと呼び、合流
ゲート以外のゲートを単純ゲートと呼ぶ。例え
ば、第１図ａに示すシミユレーシヨン回路Ｓで
は、ゲートＣでフアン・アウトした信号が再びゲ
ートＨで合流するように構成されているので、ゲ
ートＨがゲートＣの合流ゲートになり、他の全て
のゲートＣ，ＦとＧが単純ゲートになる。単純ゲ
ートでは、ある故障ゲートの影響は、必らず唯一
つのフアン・インより入る。従つて、そのフア
ン・イン・ゲートの故障リストは、全てこのゲー
トの故障リストに取り込まれるか、全て取り込ま
れないかのいずれかである。従つて、シミユレー
シヨンしようとするゲートが単純ゲートである時
は、各フアン・イン・ゲートの故障リストを集合
としてポインタで指すことが無理なくできる。こ
のようにすることによつて、集合の唯一つの要素
についてシミユレーシヨンしさえすれば、他の要
素の扱いは、その要素に準ずることができる。す
なわち、従来と同様のシミユレーシヨンの仕方
で、かつ結果に矛盾ないようにできる。これに対
して合流ゲートについては、従来通りのシミユレ
ーシヨンを行う。 単純ゲートについては、故障イベントが起こつ
たフアン・インの故障リストがその単純ゲートの
故障リストに取り込まれるかどうかということ
が、故障リストが変化するかどうかということと
同値となる。即ち、比較も不要でかつ後段にある
ゲートの故障リストが変化するか否かがわかる。
合流ゲートについては、先に述べたように、従来
と同様な比較手法をとるか、或いは、全く比較な
しで、故障イベントを伝播させ、そのイベントの
後段への拡がりが単純ゲートで自然に阻止される
のにまかせればよい。 比較的複雑な、即ち単純ゲートの割合の少ない
回路を例にとつてその比率を計算した内容を示し
たのが表である。表において、Ｒゲートは合流ゲ
ゲート毎に、当該ゲートの故障と当該ゲートの入
力端子に印加される故障のうち出力に伝播される
故障とを要素にした故障リストを作成する故障シ
ミユレーシヨン方式に関するものである。 〔従来技術と問題点〕 論理回路の入力端子にテスト系列を印加した時
に、想定している故障について、その影響が回路
の出力にどのように現われるかを計算機上で模擬
することを故障シミユレーシヨンと呼ぶ。 故障シミユレーシヨン方式としては、パラレ
ル法、デイダクテイブ法、コンカレント法の
３手法が提案されてきているが、そのうち、の
コンカレント法が、局所的な故障の影響のみを
シミユレーシヨンすればよい、論理シミユレー
シヨンのあらゆる手法が適用できる、という２つ
の理由により大規模な回路の論理シミユレーシヨ
ンに有望視されている。 第１図は従来のコンカレント法を説明する図で
ある。第１図ａにおいて、Ｃ，Ｆ，ＧとＨはゲー
ト、ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇとｈは信号、Ｓ
はシミユレーシヨン回路を示す。シミユレーシヨ
ン回路Ｓを構成するゲートＣ，ＧとＨはANDゲ
ートであり、ゲートＦはNANDゲートであつて、
第１図ａ図示の如く、信号ａ，ｂ，ｄとｅが全て
“１”の場合には、ゲートＦの出力である信号ｆ
とゲートＨの出力である信号ｈが“０”になり、
ゲートＣの出力である信号ｃとゲートＧの出力で
ある信号ｇが“１”になる。このようなシミユレ
ーシヨン回路Ｓの故障リストを示したのが第１図
ｂである。 第１図ｂにおいて、例えば第１図ａに示すゲー
トＣの故障リストがLcであり、ゲートＦの故障
リストがLfである。そして、Lcにおいて、ｃ／
０（ｃスタツク・アト０）やａ／０は、故障の要
素を示すもので、例えばａ／０はａがスタツクし
た（信号ａが“０”のままになつて変わらなくな
つてしまう故障）という。即ち、ゲートＣは、先
に述べたように入力される信号ａとｂが“１”の
場合に出力される信号ｃが“１”になるのが正常
状態であるが、このゲートＣに関する故障リスト
Lcは、出力される信号ｃが正常状態とは異なる
“０”になるような故障の要素、ｃ／０、ａ／０
とｂ／０よりなる。この故障リストは、入力値変
化によるシミユレーシヨンの過程により異なり、
それが動的変化の原因となる。また、故障リスト
の要素に着目すると、第１図ｂに示す例では要素
数は20であるが、例えばａ／０などは、シミユレ
ーシヨン回路Ｓのような小さな回路においてすら
４回も登場している。これをひとつにまとめるこ
とができれば、数倍の記憶容量の減少が期待でき
る。また、例えば、ゲートＣの故障リストが変わ
つたとすると、ゲートＦやＧの故障リストもそれ
につれて更新しなければならない。その結果、ゲ
ートＦかＧの故障リストが変われば同様の処理を
その後段のゲートについて再び行う必要がある。
故障リストに変化が生じたかどうかを調べるた
め、新旧の故障リストの比較が必要となる。もし
比較をしないときは、一度故障リストに変化が起
こると、その後段にある全てのゲートについてシ
ミユレーシヨンをしなければならない。そこで、
もし、比較も不要でかつ後段にあるゲートの故障
リストが変化するか否かがわかれば、処理速度の
向上が大いに期待できる。 シミユレーシヨン回路ＳのゲートＦ，ＧとＨに
ついてのシミユレーシヨン方式を示したのが第１
図ｃである。第１図ｃから明らかなように、例え
ばゲートＦについてのシミユレーシヨンでは、入
力（１・０）の同一のNAND演算を３回も繰り
返し、またゲートＧでも、入力（０・１）の同一
のAND演算を３回も繰り返している。そこで、
これを１回で済むように工夫すれば、数倍の処理
速度の向上が期待できる。 第２図は従来手法による論理シミユレーシヨン
を説明する図、第３図は従来の故障伝播法を説明
する図である。図において、１は故障リスト記憶
装置、２は未チエツクな故障の発生部、３は故障
レジスタ、４は入力反転マスク・レジスタ、５は
入出力レジスタ、６は評価部、７は出力レジス
タ、８は出力変化の有無フラグ、８′は故障伝播
の有無フラグ、９は登録部を示す。故障リスト記
憶装置１は、第１図ｂに示すような故障リストを
ゲート単位毎に格納するものである。未チエツク
な故障の発生部２は、故障リスト記憶装置１に格
納された故障リストに基づいて故障の発生を行う
もので、その内容を故障レジスタ３と入力反転マ
スク・レジスタ４にセツトする。入出力レジスタ
５は、ゲートの出力とそのゲートの入力ベクトル
とをセツトするものである。評価部６は、入力反
転マスク・レジスタ４の内容と入出力レジスタ５
の内容からゲートの出力の評価を行うものであ
る。登録部９は、故障リスト記憶装置１に格納さ
れた故障リストのnewに故障の要素を登録するも
のである。 次に従来手法における論理シミユレーシヨンを
第２図のＸ部を参照しつつ説明する。まず、第２
図において、入出力レジスタ５に先頭ビツトから
順に旧出力（×）と入力ベクトル（０、１、…
０）をセツトする。例えば第１図ａに示すゲート
Ｈのシミユレーシヨンの場合には、入力ベクトル
は、信号ｆとｇの正常状態の内容“０”と“１”
がセツト（それ以外の入力端子のないビツトは
“０”がセツト）される。これに対して評価部６
はゲートＨの論理積演算を行つて“０”の出力を
得、出力レジスタ７にセツトする。このとき、入
出力レジスタ５にセツトされていた内容と異なる
場合には出力変化の有無フラグ８を「有」とす
る。そして出力レジスタ７の内容が入出力レジス
タ５の出力ビツト（先頭のビツト）に格納され
る。その結果、レジスタ５には、ゲートＨの正常
状態の入力ベクトルと対応する出力が得られる。 続いて、従来の故障伝播法を第３図を参照しつ
つ説明する。第３図は第１図ａに示すゲートＨに
ついての故障伝播を調べる場合の例を示してい
る。従つて、故障リスト記憶装置１には、ゲート
Ｈの入力となるゲートＦとＧの故障リストLfと
Lgが格納される。これらの故障リストに基づい
て、未チエツクな故障の発生部２は、故障レジス
タ３と入力反転マスク・レジスタ４に各故障の要
素毎に情報のセツトを行う。例えばLfのｆ／１
から順にｃ／０、ａ／０、…の夫々を故障レジス
タ３にセツトすると共に、そのときの入力反転の
有無を入力反転レジスタ４にセツトする。従つて
ｃ／０は、LfとLgの両方の故障の要素になつて
いるので入力が反転するという意味で、入力反転
レジスタ４の対応するビツト（ビツト１と２）が
“１”にセツトされる。これは、入出力レジスタ
５にセツトされた入力ベクトルの内容（ビツト１
とビツト２、なおビツト１の前の先頭ビツトは出
力ビツトである）を反転させることを意味する。
その結果、評価部６による評価は、出力が“０”
となり出力ビツトの内容と変わらず、故障伝播の
有無フラグ８′が「無」とされる。登録部９は、
故障伝播の有無フラグ８′が「有」の場合に、そ
のときの故障レジスタ３の内容を故障リスト記憶
装置１の故障リストのnewに故障の要素として登
録する。第３図に示す故障リスト記憶装置１の故
障リストのnewは、LfのLgの故障の要素全部に
ついてチエツクした結果登録された内容を示して
いる。これは第１図ｂに示すLhと一致する。 以上に説明したコンカレント法にも、処理速
度、記憶容量の観点から以下の３つの問題点があ
る。第１は、故障リストのための記憶領域が動的
に変化し、変化量は大きく（論理シミユレーシヨ
ン時の約10倍）かつ正確な量を事前に予測するこ
とは難しいことである。第２は、故障ゲートのシ
ミユレーシヨンによる故障の伝播判定処理に同一
データによる繰り返しが多いことである。そして
第３は、一度故障イベントを発生すると、故障イ
ベントがその後の段にある全てのゲートに発生す
ること、或いは、それを避けるためにそのゲート
の故障リストを比較する必要があることである。 〔発明の目的〕 本発明は、上記の考察に基づくものであつて、
コンカレント法による処理能力の改善を図つた故
障シミユレーシヨン方式を提供することを目的と
するものである。 〔発明の構成〕 そのために本発明の故障シミユレーシヨン方式
は、複数のゲートからなる論理回路の各ゲート毎
に、当該ゲートの故障と当該ゲートの入力端子に
印加される故障のうち出力に伝播される故障とを
要素にした故障リストを作成する故障シミユレー
シヨン方式であつて、上記複数のゲートを合流ゲ
ートと単純ゲートに分類すると共に、上記合流ゲ
ートについては、入力端子に伝播されてくる故障
の全てを発生させてシミユレーシヨンを行い、該
シミユレーシヨンを行つた結果出力に伝播された
故障を当該合流ゲートの故障リストの要素に登録
し、上記単純ゲートについては、当該単純ゲート
の入力端子に印加される夫々の信号を逐一反転さ
せてシミユレーシヨンを行い、該シミユレーシヨ
ンを行つた結果、出力が反転する信号の印加され
た入力端子に接続される故障リストを当該入力端
子に印加される故障のうち出力に伝播される故障
の１集合として当該単純ゲートの故障リストの要
素に登録するようにしたことを特徴とするもので
ある。 〔発明の実施例〕 以下、本発明の実施例を図面を参照しつつ説明
する。 第４図は本発明の１実施例を説明する図、第５
図は本発明が適用される単純ゲートについての故
障伝播法を説明する図である。第５図において、
１ないし９は第３図に対応するものを示し、１０
は伝播マーク・レジスタを示す。 本発明は、故障リストの要素として、第４図ａ
に示す故障リストのLcにおけるLaやLb、故障リ
ストLfにおけるLcやLdにように、故障リスト・
ポインタを混在させるようにするものである。即
ち、第４図ａに示す故障リストは先に述べた第１
図ｂに示す故障リストに対応するものであり、第
４図ｂに示すシミユレーシヨンの例は第１図ｃに
示すものに対応するものである。そして、例えば
故障リストLfについて第１図ｂに示す内容と第
４図ａに示す内容とを比較すれば明らかなよう
に、第１図ｂに示す故障リストLfの要素のうち
ｃ／０，ａ／０，ｂ／０、及びｄ／０からなる故
障の集合がLcとLdの２つの故障リストで置き換
えられ、これによつて要素数の簡単化を図つてい
る。このことによつて、故障リストについては、
いくつかの要素を記憶するための領域を１つの故
障リストへのポインタとして置き換えることがで
きる。その結果、故障（例えばｆ／１）とポイン
タとは記憶領域を同じ大きさにすることができる
ので、故障リストのための記憶領域を大幅に減少
させることができる。 また、シミユレーシヨンは、いくつかの故障が
１つの故障の集合（即ちポインタ）として扱われ
るので、第１図ｃに示す内容と第４図ｂに示す内
容とを比較すれば明らかなように、回数を大幅に
減少させることができる。 次に、どのような故障の集合をひとまとめとし
てそれをポインタで指せば、従来と同様のシミユ
レーシヨンの仕方でかつ結果に矛盾しないように
できるかについて説明する。まず、ゲートを回路
の構造により合流ゲートと単純ゲートに分類す
る。夫々のゲートは、あるゲートｇでフアン・ア
ウトした信号が再びゲートＧで合流するとき、そ
のゲートＧをゲートｇの合流ゲートと呼び、合流
ゲート以外のゲートを単純ゲートと呼ぶ。例え
ば、第１図ａに示すシミユレーシヨン回路Ｓで
は、ゲートＣでフアン・アウトした信号が再びゲ
ートＨで合流するように構成されているので、ゲ
ートＨがゲートＣの合流ゲートになり、他の全て
のゲートＣ，ＦとＧが単純ゲートになる。単純ゲ
ートでは、ある故障ゲートの影響は、必らず唯一
つのフアン・インより入る。従つて、そのフア
ン・イン・ゲートの故障リストは、全てこのゲー
トの故障リストに取り込まれるか、全て取り込ま
れないかのいずれかである。従つて、シミユレー
シヨンしようとするゲートが単純ゲートである時
は、各フアン・イン・ゲートの故障リストを集合
としてポインタで指すことが無理なくできる。こ
のようにすることによつて、集合の唯一つの要素
についてシミユレーシヨンしさえすれば、他の要
素の扱いは、その要素に準ずることができる。す
なわち、従来と同様のシミユレーシヨンの仕方
で、かつ結果に矛盾ないようにできる。これに対
して合流ゲートについては、従来通りのシミユレ
ーシヨンを行う。 単純ゲートについては、故障イベントが起こつ
たフアン・インの故障リストがその単純ゲートの
故障リストに取り込まれるかどうかということ
が、故障リストが変化するかどうかということと
同値となる。即ち、比較も不要でかつ後段にある
ゲートの故障リストが変化するか否かがわかる。
合流ゲートについては、先に述べたように、従来
と同様な比較手法をとるか、或いは、全く比較な
しで、故障イベントを伝播させ、そのイベントの
後段への拡がりが単純ゲートで自然に阻止される
のにまかせればよい。 比較的複雑な、即ち単純ゲートの割合の少ない
回路を例にとつてその比率を計算した内容を示し
たのが表である。表において、Ｒゲートは合流ゲ
以上の説明から明らかなように、本発明によれ
ば、故障リストの要素数を大幅に削減することが
でき、記憶容量の削減を図ることができる。ま
た、故障リストの一括伝播判定を単純ゲートに採
用することにより、処理の高速化を図ることがで
きる。
ば、故障リストの要素数を大幅に削減することが
でき、記憶容量の削減を図ることができる。ま
た、故障リストの一括伝播判定を単純ゲートに採
用することにより、処理の高速化を図ることがで
きる。
第１図は従来のコンカレント法を説明する図、
第２図は従来手法による論理シミユレーシヨンを
説明する図、第３図は従来の故障伝播法を説明す
る図、第４図は本発明の１実施例を説明する図、
第５図は本発明が適用される単純ゲートについて
の故障伝播法を説明する図である。 １……故障リスト記憶装置、２……未チエツク
な故障の発生部、３……故障レジスタ、４……入
力反転マスク・レジスタ、５……入出力レジス
タ、６……評価部、７……出力レジスタ、８……
出力変化の有無フラグ、８′……故障伝播の有無
フラグ、９……登録部、１０……伝播マーク・レ
ジスタ。
第２図は従来手法による論理シミユレーシヨンを
説明する図、第３図は従来の故障伝播法を説明す
る図、第４図は本発明の１実施例を説明する図、
第５図は本発明が適用される単純ゲートについて
の故障伝播法を説明する図である。 １……故障リスト記憶装置、２……未チエツク
な故障の発生部、３……故障レジスタ、４……入
力反転マスク・レジスタ、５……入出力レジス
タ、６……評価部、７……出力レジスタ、８……
出力変化の有無フラグ、８′……故障伝播の有無
フラグ、９……登録部、１０……伝播マーク・レ
ジスタ。
Claims (1)
- １ 複数のゲートからなる論理回路の各ゲート毎
に、当該ゲートの故障と当該ゲートの入力端子に
印加される故障のうち出力に伝播される故障とを
要素にした故障リストを作成する故障シミユレー
シヨン方式であつて、上記複数のゲートを合流ゲ
ートと単純ゲートに分類すると共に、上記合流ゲ
ートについては、入力端子に伝播されてくる故障
の全てを発生させてシミユレーシヨンを行い、該
シミユレーシヨンを行つた結果出力に伝播された
故障を当該合流ゲートの故障リストの要素に登録
し、上記単純ゲートについては、当該単純ゲート
の入力端子に印加される夫々の信号を逐一反転さ
せてシミユレーシヨンを行い、該シミユレーシヨ
ンを行つた結果、出力が反転する信号の印加され
た入力端子に接続される故障リストを当該入力端
子に印加される故障のうち出力に伝播される故障
の１集合として当該単純ゲートの故障リストの要
素に登録するようにしたことを特徴とする故障シ
ミユレーシヨン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152290A JPS6043755A (ja) | 1983-08-19 | 1983-08-19 | 故障シミユレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152290A JPS6043755A (ja) | 1983-08-19 | 1983-08-19 | 故障シミユレ−シヨン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043755A JPS6043755A (ja) | 1985-03-08 |
| JPS6325377B2 true JPS6325377B2 (ja) | 1988-05-25 |
Family
ID=15537289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152290A Granted JPS6043755A (ja) | 1983-08-19 | 1983-08-19 | 故障シミユレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043755A (ja) |
-
1983
- 1983-08-19 JP JP58152290A patent/JPS6043755A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| ACM IEEE 20TH DESIGN AUTOMATION CONFERENCE PROCEEDINGS=1983 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043755A (ja) | 1985-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jain et al. | Test generation for MOS circuits using D-algorithm | |
| US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
| CN117377961A (zh) | 用于仿真的方法、装置及设备 | |
| JPS63200249A (ja) | 情報処理装置 | |
| JPS6141017B2 (ja) | ||
| JPS6325377B2 (ja) | ||
| JPH09330274A (ja) | ダイナミックｒａｍ内のパリティ検査論理回路用装置及び方法 | |
| US4551838A (en) | Self-testing digital circuits | |
| CN106093746B (zh) | 一种小时延缺陷演绎模拟器实现方法 | |
| JPS61262856A (ja) | 試験回路 | |
| Spencer et al. | Layout influences testability | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| Becker et al. | CMOS stuck-open self-test for an optimal-time VLSI-multiplier | |
| JPH02204842A (ja) | 故障シミュレーション方法 | |
| US10545190B2 (en) | Circuit structures to resolve random testability | |
| JP2569881B2 (ja) | コンカレント故障シミュレーション方式 | |
| Jou et al. | A new fault simulator for large synchronous sequential circuits | |
| JP2972558B2 (ja) | 論理回路の故障シミュレーション方法 | |
| JPH0382973A (ja) | Ｎ個の信号線を検査する方法及び装置 | |
| JPS6375576A (ja) | 集積回路の故障検出装置 | |
| JPH0472269B2 (ja) | ||
| JPH0785129A (ja) | テストパターン生成方法 | |
| JP2000353185A (ja) | 論理回路の故障シミュレーション方法及び装置 | |
| JPH03189768A (ja) | 論理ｌｓｉの故障シミュレーションシステム |