JPH03214760A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03214760A
JPH03214760A JP2009694A JP969490A JPH03214760A JP H03214760 A JPH03214760 A JP H03214760A JP 2009694 A JP2009694 A JP 2009694A JP 969490 A JP969490 A JP 969490A JP H03214760 A JPH03214760 A JP H03214760A
Authority
JP
Japan
Prior art keywords
resistor
pad
input protection
protection resistor
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009694A
Other languages
English (en)
Inventor
Toshihiro Yosako
與迫　利博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009694A priority Critical patent/JPH03214760A/ja
Publication of JPH03214760A publication Critical patent/JPH03214760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に入力保護回路部の入力
保護抵抗とＡｌパッドの接続構造に関する。
〔従来の技術〕
従来、入力保護回路部を有する半導体装置においては、
Ａｌパッドとポリシリコンからなる入力保護抵抗の接続
は次のように行なわれていた。
すなわち第２図に示ず様に、シリコン基板１上に絶縁膜
からなる素子分離帯２を形成し、その上に入力保護抵抗
４を形成する。次で眉間絶縁膜５Ａを形成した後にコン
タクト六８をウエツ１・およびドライエッチング法にて
形成する。次に、このコンタクト穴８を含む全面にＡｌ
膜を形成し、パターニングしてＡ４７パット６を形成す
ることにより入力保護抵抗４とＡｌパッド６の接続を行
なっていた。
〔発明が解決しようとする課題〕
上述した従来のＡ！２パッドと入力保護抵抗の接続構造
では、素子分離領域上での接続となっているので、第２
図に示した様に、入力保護抵抗４とＡｌパッド６とのコ
ンタクトを取る際に眉間膜５Ａがオーバーエッチングさ
れた場合、入力保護抵抗４までエッチングされてしまい
入力保護抵抗４とＡｆｆｌパッド部６とがオープンにな
ってしまうという欠点があった。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板上に設けられたポリ
シリコンからなる入方保護抵抗とこの入力保護抵抗に接
続するＡ℃がらなるパッドとを有する半導体装置におい
て、前記入力保護抵抗とパッドとの接続部における入力
保護抵抗の下部に導伝体層を設けたものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す断面図である。以下製
造方法と共に説明する。
半導体基板１上に絶縁膜からなる素子分離帯２を所望箇
所に形成する。次に全面にポリシリコン膜を約２０００
人の厚さにスパッタ蒸着し、リン拡散を行なったのちパ
ターニングし、導伝体層３を形成する。次に全面に眉間
絶縁膜５を形成した後、導伝体層３上に開口部を設けた
のち、全面に例えばポリシリコンを約２５００人の厚さ
に成長させる。次でエネルギー７０ｋｅＶ，　　ドーズ
量１　Ｘ　１　０　１６ｃｍ−２の条件にてリンのイオ
ン注入を行なったのち、パターニングし、ボリシリコか
らなる入力保護抵抗４を形成する。次に再び眉間絶縁膜
５Ａを約７０００人の厚さに成長させた後、入力保護抵
抗４とＡｌパッド６との接続用のコンタクト穴８をウェ
ットおよびドライエッチング方法にて形成する。次にＡ
ｌを約１１０００人の厚さにスパッタ蒸着し、パターニ
ングしてＡｌパット６を形成したのちカバー膜７を成長
させ、ボンディングパッド用の穴をあける。
このように本実施例によれば、コンタクト穴８下の入力
保護抵抗４の下部には、導伝体層３が設けられているた
め、コンタク１・穴８の形成時にオーバーエッチングに
より入力保護抵抗４までエッチングされてオーバーエッ
チング部９が形成されても、導伝体層６を通して入力保
護抵抗４とＡｌパッド６が接続されているため、オープ
ン不良をなくすことができる。
上記実施例においては、導伝体層としてポリシリコンを
用いた場合について説明したが、ポリシリコンのかわり
にタングステンシリサイドを用いてもよい。この場合、
タングステンシリサイドのエッチングレートはポリシリ
コのエッチングレートよりおそい為コンタクト穴のオー
バーエッチングの際、タングステンシリサイド表面のエ
ッチングによりダメージが少なくなるなめ、オーバーエ
ッチングによるオープン不良がさらに低減出来るという
利点がある。
〔発明の効果〕
以上説明したように本発明は、半導体装置においてボリ
シリコからなる入力保護抵抗とＡｌパッドの接続部にお
ける入力保護抵抗の下に導伝体層を形成することにより
、コンタクト穴形成時のオーバーエッチングによるＡｌ
パッドと入力保護抵抗とのオーブン不良を低減すること
が出来るという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は従来例の
断面図である。 ５ １・・・シリコン基板、２・・・素子分離帯、３・・・
導伝体層、４・・・入力保護抵抗、５．５Ａ・・・層間
絶縁膜、６・・・Ａ．Ｃパッド、７・・・カバー膜、８
・・・コンタクＩ・穴、９・・・オーバーエッチング部
。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けられたポリシリコンからなる入力保
    護抵抗とこの入力保護抵抗に接続するＡｌからなるパッ
    ドとを有する半導体装置において、前記入力保護抵抗と
    パッドとの接続部における入力保護抵抗の下部に導伝体
    層を設けたことを特徴とする半導体装置。
JP2009694A 1990-01-19 1990-01-19 半導体装置 Pending JPH03214760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009694A JPH03214760A (ja) 1990-01-19 1990-01-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009694A JPH03214760A (ja) 1990-01-19 1990-01-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH03214760A true JPH03214760A (ja) 1991-09-19

Family

ID=11727334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009694A Pending JPH03214760A (ja) 1990-01-19 1990-01-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH03214760A (ja)

Similar Documents

Publication Publication Date Title
JPH03138934A (ja) 異なる深さを有する窓のエッチング法
US5753565A (en) Method of reducing overetch during the formation of a semiconductor device
JP3321864B2 (ja) 半導体装置とその製法
JP3483090B2 (ja) 半導体装置の製造方法
JPH05226333A (ja) 半導体装置の製造方法
JPS6230494B2 (ja)
JPH10189901A5 (ja)
KR100261993B1 (ko) 메탈라인을 이용한 캐패시터 제조방법
JP3189399B2 (ja) 半導体装置の製造方法
JPS5933850A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH01147843A (ja) 半導体装置の製造方法
JPS59141231A (ja) 半導体装置の製造方法
JPS6043844A (ja) 半導体装置の製造方法
JPH03175676A (ja) 半導体装置
JPH02126684A (ja) 半導体装置の製造方法
JPS63117468A (ja) 半導体装置の製造方法
JPH03203325A (ja) 半導体装置の製造方法
JPH043962A (ja) 半導体装置およびその製造方法
JPS6246545A (ja) 半導体装置の製造方法
JPS61240656A (ja) 半導体装置の製造方法
JPH04213860A (ja) 半導体装置
JPH1012566A (ja) 半導体装置およびその製造方法
JPH03248537A (ja) 半導体装置の製造方法
JPH0453230A (ja) 半導体装置の製造方法