JPH03218050A - ガリウムヒ素ダイオード - Google Patents
ガリウムヒ素ダイオードInfo
- Publication number
- JPH03218050A JPH03218050A JP2014124A JP1412490A JPH03218050A JP H03218050 A JPH03218050 A JP H03218050A JP 2014124 A JP2014124 A JP 2014124A JP 1412490 A JP1412490 A JP 1412490A JP H03218050 A JPH03218050 A JP H03218050A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- chip
- diode
- substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、発光ダイオード，高速ダイオードまたは容量
可変ダイオード等に利用されるガリウムヒ素ダイオード
に関する。
可変ダイオード等に利用されるガリウムヒ素ダイオード
に関する。
従来の技術
第２図は、従来のガリウムヒ素（以下ＧａＡｓと記す）
ダイオードのチップを示したもので、１１はＧａＡｓ基
板、１２は電極で、１３はスクライブラインテあり、Ｇ
ａＡｓ基板１１の［０ １ １］および［０ １ １１
方向に、平行に形成されている。
ダイオードのチップを示したもので、１１はＧａＡｓ基
板、１２は電極で、１３はスクライブラインテあり、Ｇ
ａＡｓ基板１１の［０ １ １］および［０ １ １１
方向に、平行に形成されている。
１４は基板１１のオリエンタルフラット（以下０．Ｆ．
）である。
）である。
発明が解決しようとする課題
しかしながら従来の構成では、チップをプラスチックパ
ッケージに封入した場合、通常の組み立て方法では、Ｇ
ａ Ａ ｓ基板の臂開方向である［０ １ １Ｆおよ
び［０ １ １１の方向がパッケージの端面に対して平
行になるため、パッケージのたわみ等によるストレスが
、チップのＧａＡｓ基板の臂開方向に対して垂直に加わ
り、チップクラックが発生しやすいという欠点を有して
いた。
ッケージに封入した場合、通常の組み立て方法では、Ｇ
ａ Ａ ｓ基板の臂開方向である［０ １ １Ｆおよ
び［０ １ １１の方向がパッケージの端面に対して平
行になるため、パッケージのたわみ等によるストレスが
、チップのＧａＡｓ基板の臂開方向に対して垂直に加わ
り、チップクラックが発生しやすいという欠点を有して
いた。
本発明は、上記従来の問題点を解決するもので、パッケ
ージに封入時、または封入後のチップに加わるストレス
による故障の発生率を低下させることが可能なＧａＡｓ
ダイオードを提供することを目的とする。
ージに封入時、または封入後のチップに加わるストレス
による故障の発生率を低下させることが可能なＧａＡｓ
ダイオードを提供することを目的とする。
課題を解決するための手段
この目的を解決するために本発明のＧａＡｓダイオード
は、スクライブラインの方向がＧａＡｓ基板の［０ １
０］および［０ ０ １１方向に平行な構成を有して
いる。
は、スクライブラインの方向がＧａＡｓ基板の［０ １
０］および［０ ０ １１方向に平行な構成を有して
いる。
作用
この構成によって、ＧａＡｓの臂開方向は、パッケージ
に対して４５°回転を行なった方向をなすため、パッケ
ージからの応力が、ＧａＡｓの臂開方向に対して垂直に
加わることを回避することができ、パッケージストレス
によるチップクラックの発生する確率を低減することが
可能である。
に対して４５°回転を行なった方向をなすため、パッケ
ージからの応力が、ＧａＡｓの臂開方向に対して垂直に
加わることを回避することができ、パッケージストレス
によるチップクラックの発生する確率を低減することが
可能である。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明のＱａＡｓ基板１内に多数含まれるダイ
オードの代表的な、拡大されたダイオード・チップ２を
示すものである。３はダイオード・チップ上に形成され
た電極、４はスクライブラインである。５は基板１の結
晶方向を示すＯ． Ｆ．であり、ＧａＡｓ基板１の［０
１ ０］方向に設けられている。
オードの代表的な、拡大されたダイオード・チップ２を
示すものである。３はダイオード・チップ上に形成され
た電極、４はスクライブラインである。５は基板１の結
晶方向を示すＯ． Ｆ．であり、ＧａＡｓ基板１の［０
１ ０］方向に設けられている。
以上のように構成されたＧａＡｓダイオードでは、０．
Ｆ．が［０ １ ０］方向に垂直に設けられているため
、従来と全く同一のマスクおよびプロセスを用いて、ス
クライブラインが、［０１０］および［０ ０ １］方
向となるのでＧａＡｓの臂開方向に対して４５°の角度
となり、その結果パッケージストレスによるチップクラ
ックの発生率を低減したＧａＡｓ容量可変ダイオードを
実現することができる。
Ｆ．が［０ １ ０］方向に垂直に設けられているため
、従来と全く同一のマスクおよびプロセスを用いて、ス
クライブラインが、［０１０］および［０ ０ １］方
向となるのでＧａＡｓの臂開方向に対して４５°の角度
となり、その結果パッケージストレスによるチップクラ
ックの発生率を低減したＧａＡｓ容量可変ダイオードを
実現することができる。
なお、通常のウェハを用い、マスク上でパターンを４５
°回転させて形成させた場合およびパターン形成時にウ
ェハを４５°回転させた場合も、同様に本発明のＧａＡ
ｓダイオードが得られることは言うまでもない。
°回転させて形成させた場合およびパターン形成時にウ
ェハを４５°回転させた場合も、同様に本発明のＧａＡ
ｓダイオードが得られることは言うまでもない。
発明の効果
以上のように本発明は、スクライブラインを、ＧａＡｓ
基板の［０ １ ０］および［００１コ方向に形成する
ことにより、パッケージストレスによるチップクラック
等の発生率の低減化を図ったＧａＡｓダイオードが実現
できる。
基板の［０ １ ０］および［００１コ方向に形成する
ことにより、パッケージストレスによるチップクラック
等の発生率の低減化を図ったＧａＡｓダイオードが実現
できる。
第１図は本発明の実施例における基板内に形成されたＧ
ａＡｓダイオード・チップの部分拡大図、第２図は従来
の基板内に形成されたＧａＡｓダイオード・チップの部
分拡大図である。 ４・・・・・・スクライブライン。
ａＡｓダイオード・チップの部分拡大図、第２図は従来
の基板内に形成されたＧａＡｓダイオード・チップの部
分拡大図である。 ４・・・・・・スクライブライン。
Claims (1)
- スクライブラインが［０１０］および［００１］方向に
あるガリウムヒ素ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014124A JPH03218050A (ja) | 1990-01-23 | 1990-01-23 | ガリウムヒ素ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014124A JPH03218050A (ja) | 1990-01-23 | 1990-01-23 | ガリウムヒ素ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218050A true JPH03218050A (ja) | 1991-09-25 |
Family
ID=11852378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014124A Pending JPH03218050A (ja) | 1990-01-23 | 1990-01-23 | ガリウムヒ素ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218050A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182233A (en) * | 1989-08-02 | 1993-01-26 | Kabushiki Kaisha Toshiba | Compound semiconductor pellet, and method for dicing compound semiconductor wafer |
| JPH06169014A (ja) * | 1992-03-12 | 1994-06-14 | Toshiba Corp | 化合物半導体装置およびその製造方法 |
| EP1278235A1 (en) * | 2001-07-09 | 2003-01-22 | Sanyo Electric Co., Ltd. | Manufacturing method of compound semiconductor device |
| EP1278236A1 (en) * | 2001-07-09 | 2003-01-22 | Sanyo Electric Co., Ltd. | Method of dicing a compound semiconductor wafer and compound semiconductor substrate thereby formed |
| US8288842B2 (en) * | 2003-12-01 | 2012-10-16 | Taiwan Semiconductor Manufacturing Co. Ltd | Method for dicing semiconductor wafers |
-
1990
- 1990-01-23 JP JP2014124A patent/JPH03218050A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182233A (en) * | 1989-08-02 | 1993-01-26 | Kabushiki Kaisha Toshiba | Compound semiconductor pellet, and method for dicing compound semiconductor wafer |
| JPH06169014A (ja) * | 1992-03-12 | 1994-06-14 | Toshiba Corp | 化合物半導体装置およびその製造方法 |
| EP1278235A1 (en) * | 2001-07-09 | 2003-01-22 | Sanyo Electric Co., Ltd. | Manufacturing method of compound semiconductor device |
| EP1278236A1 (en) * | 2001-07-09 | 2003-01-22 | Sanyo Electric Co., Ltd. | Method of dicing a compound semiconductor wafer and compound semiconductor substrate thereby formed |
| US6897126B2 (en) | 2001-07-09 | 2005-05-24 | Sanyo Electric, Co., Ltd. | Semiconductor device manufacturing method using mask slanting from orientation flat |
| CN100466170C (zh) * | 2001-07-09 | 2009-03-04 | 三洋电机株式会社 | 掩模以及使用该掩模的化合物半导体装置的制造方法 |
| US8288842B2 (en) * | 2003-12-01 | 2012-10-16 | Taiwan Semiconductor Manufacturing Co. Ltd | Method for dicing semiconductor wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0888201A (ja) | サファイアを基板とする半導体素子 | |
| US5385632A (en) | Method for manufacturing integrated semiconductor devices | |
| US5182233A (en) | Compound semiconductor pellet, and method for dicing compound semiconductor wafer | |
| KR920018894A (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
| JPH03218050A (ja) | ガリウムヒ素ダイオード | |
| JPS5890736A (ja) | 半導体装置用サフアイア基板 | |
| US20040195641A1 (en) | Semiconductor chip for optoelectronics | |
| US4628016A (en) | Mirror wafer of compound semiconductor | |
| JPS59220947A (ja) | 半導体装置の製造方法 | |
| JPH0144030B2 (ja) | ||
| JP2870084B2 (ja) | 低圧ｍｏｃｖｄを用いたエピタキシャル膜成長法 | |
| JP2838108B2 (ja) | サファイアを基板とする半導体チップの製造方法 | |
| JPS52127085A (en) | Semiconductor laser | |
| JPS63307727A (ja) | 化合物半導体ウエ−ハのマスク合わせ方法 | |
| JPH03155120A (ja) | 反射型ｘ線マスク | |
| JP2828806B2 (ja) | 半導体装置の製造方法 | |
| CN111128966A (zh) | 对位结构及封装切割方法 | |
| KR900002474A (ko) | 녹색발광다이오드의 제조방법 | |
| JPH02220430A (ja) | 半導体基板およびその製造方法 | |
| JPS61203692A (ja) | 半導体レ−ザ装置の製造方法 | |
| CN117317043A (zh) | 具有识别入射光的波段信息的偏振光电探测器及制作方法 | |
| JPH0645690A (ja) | 半導体レーザの製造方法 | |
| JPH0323688A (ja) | 半導体レーザ装置の製造方法 | |
| JPS60198740A (ja) | 半導体装置 | |
| JPS6276767A (ja) | 半導体ウエ−ハ |