JPH02148758A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH02148758A JPH02148758A JP63301237A JP30123788A JPH02148758A JP H02148758 A JPH02148758 A JP H02148758A JP 63301237 A JP63301237 A JP 63301237A JP 30123788 A JP30123788 A JP 30123788A JP H02148758 A JPH02148758 A JP H02148758A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- semiconductor
- frame body
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に用いられるリードフレームに関す
るものである。
るものである。
従来の技術
近年、電子機器の需要増加に伴い半導体装置の機能に対
する要望も多様化し、と(に複数個の半導体素子をプリ
ント基板に積載したハイブリッドICに対する要望が多
様化してきている。また、プリント基板を用いたハイブ
リッドICとともに需要が増加しているが、外形はモノ
リシックICのように樹脂封止されたデュアルインライ
ンパッケージ型の半導体装置である。
する要望も多様化し、と(に複数個の半導体素子をプリ
ント基板に積載したハイブリッドICに対する要望が多
様化してきている。また、プリント基板を用いたハイブ
リッドICとともに需要が増加しているが、外形はモノ
リシックICのように樹脂封止されたデュアルインライ
ンパッケージ型の半導体装置である。
従来、これらの要望を満たすものとして、小型のプリン
ト基板にチップオンボード等で半導体素子を実装し、こ
のプリント基板をリードフレーム上に積載してプリント
基板の電極とリードフレームとを金属細線で電気的に結
合し、かつ、樹脂封止したものや、リードフレームに複
数の半導体素子を積載すべく複数のダイパッド(半導体
積載部)を設け、モノリシックICと同様に実装したも
のなどがある。
ト基板にチップオンボード等で半導体素子を実装し、こ
のプリント基板をリードフレーム上に積載してプリント
基板の電極とリードフレームとを金属細線で電気的に結
合し、かつ、樹脂封止したものや、リードフレームに複
数の半導体素子を積載すべく複数のダイパッド(半導体
積載部)を設け、モノリシックICと同様に実装したも
のなどがある。
発明が解決しようとする課題
しかしながら、プリント基板を用いる従来の方法では、
実装工程が複雑になるという問題点がある。
実装工程が複雑になるという問題点がある。
また、リードフレームに複数のダイパッドを設けると、
ダイパッドを支えるためのリードを入出力ビン以外に必
要とするため、外形が大きくなる。また、ダイパッドを
支えるリードやダイパッドによって半導体素子と電気的
結合を必要とするリードのひきまわしが困難となり、半
導体装置としての機能に制約を受けやすいという問題点
があった。
ダイパッドを支えるためのリードを入出力ビン以外に必
要とするため、外形が大きくなる。また、ダイパッドを
支えるリードやダイパッドによって半導体素子と電気的
結合を必要とするリードのひきまわしが困難となり、半
導体装置としての機能に制約を受けやすいという問題点
があった。
本発明は上記従来の問題点を解決するもので、実装工程
は従来のモノリシックICと同様でありながら複数個の
半導体素子を積載でき、しかも、小型化にも対応できる
半導体装置用リードフレームを提供するものである。
は従来のモノリシックICと同様でありながら複数個の
半導体素子を積載でき、しかも、小型化にも対応できる
半導体装置用リードフレームを提供するものである。
課題を解決するための手段
この目的を達成するために本発明では、複数の半導体素
子を積載するための複数個の絶縁膜をリードフレーム本
体上に設ける。
子を積載するための複数個の絶縁膜をリードフレーム本
体上に設ける。
作用
この構成によって、複数個の半導体素子をリードフレー
ム本体上に、それぞれの絶縁膜を介して積載できるので
、リードフレーム本体にグイパッドを必要とせず、しか
も、モノリシックICと同様の実装装置によって半導体
装置を組み立てることができるので、小型多機佳品とし
て供給することができる。
ム本体上に、それぞれの絶縁膜を介して積載できるので
、リードフレーム本体にグイパッドを必要とせず、しか
も、モノリシックICと同様の実装装置によって半導体
装置を組み立てることができるので、小型多機佳品とし
て供給することができる。
実施例
以下本発明を図示した実施例とともに説明する。
本発明の一実施例を示す第1図および第2図において、
1はリードフレーム本体、2はリードフレーム本体1の
表面上に設けられた絶縁膜を示す。第3図および第4図
は実装状態を示すもので、3は半導体素子、4は金属細
線である。
1はリードフレーム本体、2はリードフレーム本体1の
表面上に設けられた絶縁膜を示す。第3図および第4図
は実装状態を示すもので、3は半導体素子、4は金属細
線である。
半導体素子3の実装方法は、従来のモノリシックICの
場合と同様に行なうことができる。また、金属細線4の
結合についても同様である。
場合と同様に行なうことができる。また、金属細線4の
結合についても同様である。
絶縁膜2の下側をリードフレーム本体1が自由に通れる
ため、リードフレーム本体のひきまわしに制約を受ける
ことがなく、半導体装置としての機能を高めやすい。
ため、リードフレーム本体のひきまわしに制約を受ける
ことがなく、半導体装置としての機能を高めやすい。
また、半導体素子3は、絶縁膜2を介してリードフレー
ム本体1に支えられるため、特別な保持用リードは不要
であり、半導体装置の小形化にも貢献できる。
ム本体1に支えられるため、特別な保持用リードは不要
であり、半導体装置の小形化にも貢献できる。
発明の効果
本発明は、複数個の絶縁膜をリードフレーム本体上に有
せしめたことにより、複数の半導体素子を積載する半導
体装置を従来のモノリシックICと同様の設備で生産す
ることができ、さらに、半導体装置の小型・多機能化に
貢献することができる。
せしめたことにより、複数の半導体素子を積載する半導
体装置を従来のモノリシックICと同様の設備で生産す
ることができ、さらに、半導体装置の小型・多機能化に
貢献することができる。
第1図は本発明を実施した半導体装置用リードフレーム
の平面図、第2図は同リードフレームの側断面図、第3
図および第4図は同リードフレームに半導体素子および
金属細線を実装した状態の平面図および側断面図である
。 ■・・・・・・リードフレーム本体、2・・・・・・絶
縁膜、3・・・・・・半導体素子、4・・・・・・金属
細線。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 /−一一ソードフレーム本イネ 2″−絶&&侯 第2図
の平面図、第2図は同リードフレームの側断面図、第3
図および第4図は同リードフレームに半導体素子および
金属細線を実装した状態の平面図および側断面図である
。 ■・・・・・・リードフレーム本体、2・・・・・・絶
縁膜、3・・・・・・半導体素子、4・・・・・・金属
細線。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 /−一一ソードフレーム本イネ 2″−絶&&侯 第2図
Claims (1)
- 複数の半導体素子を積載するための複数個の絶縁膜をリ
ードフレーム本体上に設けてなることを特徴とする半導
体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301237A JPH02148758A (ja) | 1988-11-29 | 1988-11-29 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301237A JPH02148758A (ja) | 1988-11-29 | 1988-11-29 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148758A true JPH02148758A (ja) | 1990-06-07 |
Family
ID=17894433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301237A Pending JPH02148758A (ja) | 1988-11-29 | 1988-11-29 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149779A (ja) * | 2012-01-19 | 2013-08-01 | Semiconductor Components Industries Llc | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161270A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for integrated-circuit device |
| JPS60167454A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-11-29 JP JP63301237A patent/JPH02148758A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161270A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for integrated-circuit device |
| JPS60167454A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149779A (ja) * | 2012-01-19 | 2013-08-01 | Semiconductor Components Industries Llc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4219882A (en) | Magnetic domain devices | |
| JPH0679990A (ja) | Icメモリカード | |
| JPH05160290A (ja) | 回路モジュール | |
| JPS58188684U (ja) | 電子表示装置 | |
| JPH02148758A (ja) | 半導体装置用リードフレーム | |
| JPH04186667A (ja) | 半導体装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH04355192A (ja) | Icカード | |
| JPS62101063A (ja) | 薄形icモジユ−ル | |
| JPS63119288A (ja) | 回路基板 | |
| JPS6232693A (ja) | プリント基板への回路部品実装方法 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPH04199564A (ja) | 電子部品のパッケージ構造 | |
| JPH01205457A (ja) | システム化半導体装置 | |
| JPH04319497A (ja) | Icカード用モジュール | |
| JPS62244199A (ja) | 混成集積回路の構造 | |
| JPH03123068A (ja) | 半導体装置 | |
| JPH01239962A (ja) | 半導体装置 | |
| JPS6364391A (ja) | 電子部品の高密度実装方法 | |
| JPH03155143A (ja) | 半導体装置の実装方法 | |
| JPH01257339A (ja) | 半導体装置およびその製造方法 | |
| JPS61196390A (ja) | Icカ−ド | |
| JPS5942982U (ja) | 半導体パツケ−ジ試験用基板 |