JPH03232240A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばマイクロ波集積回路などに用いられ
る金属−半導体電界効果トランジスタ（ＭＥＳ　　ＦＥ
Ｔ）の製造方法に関するものである。

〔従来の技術〕

従来この種のＦＥＴにおいて、ソース抵抗を下げ、相互
コンダクタンスｇ　を上げるため、ゲー■ 上電極に対して自己整合的にソース・ドレインの高濃度
領域を形成する方法が一般にとられている。

ところが、この方法ではソース側のみならずドレイン側
においてゲート電極に隣接して高濃度領域が形成される
ため、ドレイン耐圧が大きくとれない。そこで、ゲート
電極形成後、そのゲート電極にオーバーラツプするよう
に形成して、ホトレジストパターンでドレイン側を一部
覆い、これらゲート電極およびホトレジストパターンを
マスクとしてイオン注入を行なうことにより、ドレイン
側の一高濃度領域のみゲート電極から離して形成する方
法が提案されている（Ｉ　ＥＥＥ電子デバイス部門のト
ランザクションズ３５巻５号６１５頁（Ｉ　Ｅ　Ｅ　Ｅ
　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ
　Ｄｅｖｉｃｅｓ。

ｖｏｌ、３５　ｎｏ、５．　ｐ８１５．　Ｍａｙ　（１
９８８））。

〔発明が解決しようとする課題〕

しかし、この場合ゲート電極はイオン注入時のマスクと
して耐えうるちのでなければならず、例えば電気抵抗が
低いといった、ゲート電極として本来望まれる特性を備
えた材料を必ずしも使用することができない。

〔課題を解決するための手段〕

この発明は、活性層上にダミーゲートを形成後、ダミー
ゲート材との間で相互に選択的に除去可能な材料により
、ダミーゲートにオーバーラツプするとともにドレイン
側活性層の一部を覆うマスクパターンを形成し、これら
のダミーゲートおよびマスクパターンをマスクとしてイ
オン注入を行なうことにより高濃度領域を形成した後、
ダミーゲートを除去した跡にゲート電極を形成するもの
である。

〔作用〕

ソース側高濃度領域はダミーゲートに対して自己整合的
に、したがってゲート電−極に隣接して形成される。一
方、ドレイン側高濃度領域はマススフパターンで覆われ
た分だけ、ゲート電極から十分離れた位置に形成され、
これによりドレイン耐圧が大きくとれる。

また、高濃度領域形成用のマスクとしてダミーゲートを
用い、直接ゲート電極を使用しないことから、ゲート電
極には電極として本来望ましい特性の材料を自由に選択
して用いることが可能となる。

〔実施例〕

以下、添付図面の第１図を参照してこの発明の一実施例
を説明する。第１図（ａ）〜（ｇ）は、本実施例の電界
効果トランジスタの製造方法を示す工程断面図である。

なお、概略的に示したものであり、スケールなど正確で
はない。

同図において、ＧａＡｓ基板１０に対し、まずレジスト
パターン１１をマスクとしてＳｉイオンを選択注入し、
活性層１２を形成する（同図（ａ）参照）。

次に、Ｓ　ｉＯ２膜を全面に形成した後、通常のフォト
リソグラフィにより形成したレジストパターンをマスク
としてエツチングを行ない、ＳｉＯ２からなるダミーゲ
ート１３を形成する（同図（ｂ）参照）。

次いで、通常のフォトリソグラフィにより、レジストパ
ターン１４を形成する。レジストパターン１４は、活性
層１２以外の領域を覆うとともに、一部ダミーゲート１
３にオーバーラツプしかつドレイン側活性層の一部まで
覆うように形成される。

そこでこれらダミーゲート１３およびレジストパターン
１４をマスクとしてＳｉイオンの注入を行なうことによ
り、ソース側にはダミーゲート１３に自己整合的に高濃
度領域１５が、他方ドレイン側にはダミーゲート１３か
ら離れた位置に高濃度領域１６が形成される（同図（ｃ
）参照）。

レジストパターン１４を除去し、活性化のためのアニー
ルを行なった後、再びレジストを全面に塗布する。次い
でこれにエッチバックを施し、ダミーゲート１３の上面
が露出するまで除去してレジスト膜１７とする（同図（
ｄ）参照）。

ウェットエッチによりＳｉＯ２のダミーゲート１３を除
去する。これによって、残ったレジスト膜１７によりダ
ミーゲート１３の反転パターンが形成される（同図（ｅ
）参照）。

蒸着法によりゲート金属（ここではＴ　ｉ　／　Ｐ　ｔ
／Ａｕ）を全面に堆積させた後、リフトオフによリレシ
スト膜１７とともにその上の金属を除去する。これによ
り、先にダミーゲート１３があった部分にゲート電極１
８が形成される（同図（ｆ）参照）。

最後に通常のフォトリソグラフィおよびエツチングによ
りソース電極１９およびドレイン電極２０を形成する（
同図（ｇ）参照）。

以上、ダミーゲートにＳｉＯ、これにオーバ−ラツプし
、かつドレイン側活性層の一部を覆うように形成される
マスクパターンにレジストを用いた例について説明した
が、この発明はこれに限定されるものではなく、相互に
選択的に除去可能な材料の組合わせであればよい。

また、上記マスクパターンをダミーゲートにオ、−バー
ラップさせるのは、ゲート電極近傍のドレイン側活性層
を確実に覆うためであり、オーバラップさせる量はその
目的を達成しうる程度であれば足りる。

〔発明の効果〕

以上のようにこの発明は、ダミーゲートをマスクとして
自己整合的にソース側高濃度領域を形成した後、ダミー
ゲートをゲート電極で置き換えるため、結果としてゲー
ト電極に対し自己整合的に隣接してソース側高濃度領域
が形成され、ソース抵抗が低減される。

一方、ドレイン側はマスクパターンでダミーゲートに近
い部分を覆うことにより、高濃度領域がゲート電極から
離れた位置に形成されるため、ドレイン耐圧が大きくと
れる。

しかも、これらソースドレイン高濃度領域を形成する際
のマスクとしてゲート電極を直接使用するのではなく、
ダミーゲートを使用することにより、ゲート電極の材料
を、マスク−としての適性に制約されることなく電気抵
抗の低い材料から自由に選択することが可能となる。特
に、周波数の高い（例えば＞１０ＧＨｚ）分野のパワー
用素子に利用する場合には効果的である。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）はこの発明の一実施例を示す工程
断面図である。 １０・・・ＧａＡｓ基板、１２・・・活性層、１３・・
・ダミーゲート、１４・・・レジストパターン、１５・
・・ソース高濃度領域、１６・・・ドレイン高濃度領域
、１８・・・ゲート電極、２０・・・ドレイン電極。

Claims (1)

【特許請求の範囲】
1. 半導体基板の活性層上のゲート領域にダミーゲートを形
   成する工程と、ダミーゲート材との間で相互に選択的に
   除去可能な材料により、ダミーゲートにオーバーラップ
   するとともにドレイン側活性層の一部を覆うマスクパタ
   ーンを形成する工程と、これらのダミーゲートおよびマ
   スクパターンをマスクとしてイオン注入を行なうことに
   よりソースおよびドレイン高濃度領域を形成する工程と
   、ダミーゲートの反転パターンを形成する工程と、ダミ
   ーゲート跡の活性層上にゲート電極を形成するとともに
   、ソースおよびドレイン高濃度領域上にそれぞれソース
   およびドレイン電極を形成する工程とを含むことを特徴
   とする電界効果トランジスタの製造方法。