JPH03240143A - アドレスカウンタクロック切替方法および装置 - Google Patents
アドレスカウンタクロック切替方法および装置Info
- Publication number
- JPH03240143A JPH03240143A JP3536190A JP3536190A JPH03240143A JP H03240143 A JPH03240143 A JP H03240143A JP 3536190 A JP3536190 A JP 3536190A JP 3536190 A JP3536190 A JP 3536190A JP H03240143 A JPH03240143 A JP H03240143A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- ram
- counter
- address
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
よび装置に関する。
第２図は従来の一例を示すブロック図である。
ＲＡＭ３への入出力データ６は、ｎ種類のクロックによ
って変化する。そのｎ種類のクロックに応じて、連続し
た変化のアドレスをＲＡＭ３へ出力する為には、入出力
データのタロツクに応じてアドレスを変化させるための
ｎ種類のカウンタ９．１０，１１．と、それぞれのカウ
ンタ９゜１０．１１への動作クロック１４，１５．１６
を発生させる動作クロック発生回路７と入出力データの
クロックに応じて、カウンタ９，１０．１１を選択する
ｎ段セレクタ１３と、カウンタ選択回路１２がいり、そ
して入出力データのクロックが変化しても、連続した変
化のアドレスにするためのカウント値−数回路８が必要
である。
って変化する。そのｎ種類のクロックに応じて、連続し
た変化のアドレスをＲＡＭ３へ出力する為には、入出力
データのタロツクに応じてアドレスを変化させるための
ｎ種類のカウンタ９．１０，１１．と、それぞれのカウ
ンタ９゜１０．１１への動作クロック１４，１５．１６
を発生させる動作クロック発生回路７と入出力データの
クロックに応じて、カウンタ９，１０．１１を選択する
ｎ段セレクタ１３と、カウンタ選択回路１２がいり、そ
して入出力データのクロックが変化しても、連続した変
化のアドレスにするためのカウント値−数回路８が必要
である。
従来のアドレスカウンタクロック切替装置は、（１）動
作クロック発生回路７から発生されるクロックの種類だ
けカウンタ９，１０．１１が必要なため回路規模が大き
くなる。
作クロック発生回路７から発生されるクロックの種類だ
けカウンタ９，１０．１１が必要なため回路規模が大き
くなる。
（２〉カウンタ９，１０，１１とＲＡＭ３の間にＮ段の
セレクタ１３が必要なため、デイレイが大きくなる。
セレクタ１３が必要なため、デイレイが大きくなる。
（３）ＲＡＭへのアドレスをいつも連続した値にするた
めにカウント値−数回路８が必要であり、入出力データ
のクロックが代わるために切替えるためのカウンタ選択
回路１２が必要であるために、制御が複雑になる。
めにカウント値−数回路８が必要であり、入出力データ
のクロックが代わるために切替えるためのカウンタ選択
回路１２が必要であるために、制御が複雑になる。
という欠点がある。
第１の発明のアドレスカウンタクロック切替方法は、Ｒ
ＡＭへのアドレスをカウンタで発生させて前記ＲＡＭへ
の入出力データがｎ種類の異なったクロックによって変
化する場合前記ＲＡＭと前記ＲＡＭへのアドレスを出力
するカウント手順と、前記カウンタの動作クロックを前
記ＲＡＭへの入出力データのクロックに応じて切替る動
作クロック切替手順とを含んで構成される。
ＡＭへのアドレスをカウンタで発生させて前記ＲＡＭへ
の入出力データがｎ種類の異なったクロックによって変
化する場合前記ＲＡＭと前記ＲＡＭへのアドレスを出力
するカウント手順と、前記カウンタの動作クロックを前
記ＲＡＭへの入出力データのクロックに応じて切替る動
作クロック切替手順とを含んで構成される。
第２の発明のアドレスカウンタクロック切替装置は、Ｒ
ＡＭへのアドレスをカウンタで発生させて前記ＲＡＭへ
の入出力データがｎ種類の異なったクロックによって変
化する場合前記ＲＡＭと前記ＲＡＭへのアドレスを出力
するカウント手段と、前記カウンタの動作クロックを前
記ＲＡＭへの入出力データのクロックに応じて切替る動
作クロック切替え手段とを含んで構成される。
ＡＭへのアドレスをカウンタで発生させて前記ＲＡＭへ
の入出力データがｎ種類の異なったクロックによって変
化する場合前記ＲＡＭと前記ＲＡＭへのアドレスを出力
するカウント手段と、前記カウンタの動作クロックを前
記ＲＡＭへの入出力データのクロックに応じて切替る動
作クロック切替え手段とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
動作クロック切替回路ｌは、カウンタ２へ動作クロック
を出力し、ｎ種類の動作クロック４を入出力データのタ
ロツクに応じて切替える。カウンタ２はＲＡＭ３のアド
レスカウンタである。ＲＡＭ３はランダムアクセスメモ
リーである。動作クロック４は、動作クロック切替回路
１により選択された動作クロックである。アドレス２に
より出力されたＲＡＭ３のアドレスである。
を出力し、ｎ種類の動作クロック４を入出力データのタ
ロツクに応じて切替える。カウンタ２はＲＡＭ３のアド
レスカウンタである。ＲＡＭ３はランダムアクセスメモ
リーである。動作クロック４は、動作クロック切替回路
１により選択された動作クロックである。アドレス２に
より出力されたＲＡＭ３のアドレスである。
今、カウンタ２が動作クロック４によりカウントし、ア
ドレス５を出力しているとする。
ドレス５を出力しているとする。
次に、入出力データのクロックが変化したとする。する
と、動作クロック切替回路１は、入出力データのクロッ
クに応じて、動作クロック４を切替える。アドレス５は
、１個のカウンタ２よりのみ出力されているので、動作
クロック４が変化しても、連続した変化が保たれる。同
じことのくり返しでｎ種類の入出力データのクロックに
も、同様に動作クロック切替回路１とカウンタ２は動作
する。
と、動作クロック切替回路１は、入出力データのクロッ
クに応じて、動作クロック４を切替える。アドレス５は
、１個のカウンタ２よりのみ出力されているので、動作
クロック４が変化しても、連続した変化が保たれる。同
じことのくり返しでｎ種類の入出力データのクロックに
も、同様に動作クロック切替回路１とカウンタ２は動作
する。
以上説明したように本発明は、ＲＡＭへのアドレスをカ
ウンタで発生させて、ＲＡＭへの入出力データのクロッ
クが、ｎ種類ある場合、カウンタの動作クロックを切替
ることにより、回路規模を縮小化でき、ＲＡＭの素子の
アクセススピードを遅くできるという効果がある。
ウンタで発生させて、ＲＡＭへの入出力データのクロッ
クが、ｎ種類ある場合、カウンタの動作クロックを切替
ることにより、回路規模を縮小化でき、ＲＡＭの素子の
アクセススピードを遅くできるという効果がある。
図面の簡単な説明
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。
従来の一例を示すブロック図である。
１・・・・・・動作クロック切替回路、２・・・・・・
カウンタ、３・・・・・・ＲＡＭ、４・・・・・・動作
クロック、５・・・・・・ＲＡＭへのアドレス、６・・
・・・・ＲＡＭへの入出力データ、７・・・・・・動作
クロック発生回路、８・・・・・・ラント値一致回路、
９〜１１・・・・・・カウンタ、１２・・・・・・カウ
ンタ選択回路、１３・・・・・・ｎ段セレクタ、４〜１
６・・・・・・動作クロック、１７・・・・・・アドレ
ス。
カウンタ、３・・・・・・ＲＡＭ、４・・・・・・動作
クロック、５・・・・・・ＲＡＭへのアドレス、６・・
・・・・ＲＡＭへの入出力データ、７・・・・・・動作
クロック発生回路、８・・・・・・ラント値一致回路、
９〜１１・・・・・・カウンタ、１２・・・・・・カウ
ンタ選択回路、１３・・・・・・ｎ段セレクタ、４〜１
６・・・・・・動作クロック、１７・・・・・・アドレ
ス。
Claims (1)
- 【特許請求の範囲】 １、ＲＡＭへのアドレスをカウンタで発生させて前記Ｒ
ＡＭへの入出力データがｎ種類の異なったクロックによ
って変化する場合前記ＲＡＭと前記ＲＡＭへのアドレス
を出力するカウント手順と、前記カウンタの動作クロッ
クを前記ＲＡＭへの入出力データのクロックに応じて切
替る動作クロック切替手順とを含むことを特徴とするア
ドレスカウンタクロック切替方法。 ２、ＲＡＭへのアドレスをカウンタで発生させて前記Ｒ
ＡＭへの入出力データがｎ種類の異なったクロックによ
って変化する場合前記ＲＡＭと前記ＲＡＭへのアドレス
を出力するカウント手段と、前記カウンタの動作クロッ
クを前記ＲＡＭへの入出力データのクロックに応じて切
替る動作クロック切替え手段とを含むことを特徴とする
アドレスカウンタクロック切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3536190A JPH03240143A (ja) | 1990-02-16 | 1990-02-16 | アドレスカウンタクロック切替方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3536190A JPH03240143A (ja) | 1990-02-16 | 1990-02-16 | アドレスカウンタクロック切替方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03240143A true JPH03240143A (ja) | 1991-10-25 |
Family
ID=12439752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3536190A Pending JPH03240143A (ja) | 1990-02-16 | 1990-02-16 | アドレスカウンタクロック切替方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03240143A (ja) |
-
1990
- 1990-02-16 JP JP3536190A patent/JPH03240143A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10512084A (ja) | インターリーブド及び順次カウンタ | |
| KR970025140A (ko) | 디지탈 영상신호처리용 메모리장치 | |
| JP3481447B2 (ja) | メモリ制御回路 | |
| JP2655509B2 (ja) | シリアル／パラレル変換回路 | |
| JP2856570B2 (ja) | クロック作成回路 | |
| JPH0581864A (ja) | 記憶装置 | |
| JPH0474799B2 (ja) | ||
| JP2002076861A (ja) | ディジタル遅延回路 | |
| KR0123068B1 (ko) | 랜덤발생기 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPS63237284A (ja) | 磁気バブル記憶装置 | |
| JPH04345230A (ja) | 切替回路 | |
| JPH11150459A (ja) | パルス出力回路 | |
| US20010021143A1 (en) | Circuit, apparatus and method for generating address | |
| JPH0580089A (ja) | タイマ装置 | |
| JPH098610A (ja) | 発振回路及びこれを用いた情報処理装置 | |
| JPH0246034A (ja) | データ多重化装置 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 | |
| JP2000111623A (ja) | タイミング発生回路 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPH0428090A (ja) | Ｄｒａｍ制御回路 | |
| JPH04331598A (ja) | タイムスロットシフト回路 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| KR950006609A (ko) | 제어시스템의 대기시간 제어장치 |