JPH0324062B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタに関するもの
である。

本発明は材料については何ら制限されるもので
はなく、Siなどの単元素半導体あるいは化合物半
導体など広く一般の半導体材料に適用できるもの
であるが、以下半導体材料として動作速度の大き
い利点をもつ化合物半導体のうちGaAsを例にと
つて説明を行う。

従来シヨツトキ障壁ゲート電界効果トランジス
タ（以下MESFETと略す）は金属と半導体の接
触により形成されるシヨツトキ接合をゲートに利
用したもので、優れた特性を有することから、マ
イクロ波領域における低雑音増幅素子、高出力増
幅あるいは発振素子として慣用されている。第１
図は、MESFETの従来の一般的な製造方法によ
る断面構造図である。半絶縁性半導体基板１の上
にエピタキシアル成長、あるいはイオン注入によ
つて動作層２を形成する（第１図ａ）。Au−Ge
−Ni系合金からなるソース電極３およびドレイ
ン電極４を通常の真空蒸着法およびリソグラフイ
技術を用いて形成し、その後約４７０℃で数分の
合金処理を行なつた（同図ｂ）後、ゲート電極５
を同じく通常の真空蒸着、リソグラフイ技術を用
いて、ソース電極３とドレイン電極４の中間の動
作層２上に形成する（同図ｃ）ものである。

ところでMESFETの高周波特性を向上させる
ためには、ゲート長ｌを極力小さくする必要があ
り、そのために素子製作上極めて微細な精密加工
が要求される。しかし、従来の製造方法において
は、ゲート電極５のパターンをレジストに形成す
る際に、そのゲートパターンの極く近傍にソース
電極３およびドレイン電極４による段差が、メサ
領域２の段差に加えて存在するため、平坦面にお
けるときよりもフオトレジストパターンの解像度
が低下し、1μm程度の短いゲートパターンを確実
に形成することが困難であつた。特にGaAs等の
化合物半導体では、ゲート電極５を形成する前に
ソース電極３およびドレイン電極４の合金処理を
行なつて、その接触抵抗の低下を図ることが一般
に行なわれているが、接触抵抗を充分小さくしよ
うとして充分な高温で、しかも長時間の合金処理
を行なうゲートソース、ドレイン電極金属の凝集
がおこり、著しく大きな段差が生じ易く、このこ
とも、ゲート用フオトレジストパターンの解像度
を悪化させる原因になつている。

また、ゲート電極５は既に形成されているソー
ス電極３とドレイン電極４の中間に±0.21μm以
下の位置精度で形成する必要がある。さらにソー
ス電極３とゲート電極５の間隔は、MESFETの
電気的特性にあつて、ソースゲート間の寄生抵抗
寄生容量に直接影響するので、両電極間の距離は
できる限り小さく、かつ高精度に制御する必要が
あり、上述の位置精度は、この電極間距離の点で
も必要となる。しかしこの様な微細パターンを高
精度で形成することは、従来の技術では極めて困
難であり、従つて製造歩留りが著しく低いという
問題点があつた。

このような技術上の問題を解決する方法の一手
段としては、電子ビーム露光技術を用い11μm以
下の長さのゲートパターンを半導体材料に直接描
画する方法も発表されている。（例えばN.KATO
etal IEEE on ED 27−６（80） P1098）。この
場合、位置合せ精度は電子ビーム露光システムの
精度安定性で規定され±0.51μm程度までは可能
であるが、反面描画時間に長時間を要し、11μm
以下のパターンを描画するには、装置の安定性の
維持、描画条件の最適化等複雑なプロセスを要す
るため、生産性が低いという問題がある。また、
遠紫外露光技術によつてサブミクロンパターンを
転写することも行なわれているが、生産性は改良
されるものの位置合わせ精度の点で不充分であ
る。

一方、高精度位置合わせの問題を解決するため
の一手段として、いわゆるセルフアライメントと
いう手法がある。第２図及び第３図はその主な例
を説明する図である。第２図は先にソース電極３
ドレイン電極４を形成し（同図ａ）、これをマス
クとして動作層２を深さ方向、横方向にエツチン
グした後（同図ｂ）動作層の凹部にゲート電極５
を形成する（同図ｃ）方式でソース電極３、ゲー
ト電極５間の動作層２の厚さを減少させ、両電極
間の電気抵抗の軽減をも考慮したいわゆるリセス
構造をとつている。第３図は先に多層膜でゲート
電極５を形成し（同図ａ）、その最下層金属を横
方向にエツチングし（同図ｂ）、この電極の上層
をマスクとしてオーミツク電極３，４を形成する
（同図ｃ）方式でる。しかしながら、これらのセ
ルフアライメント方式ではマスクパターンに必要
な段差ないしは空〓を化学的エツチングによつて
得ることが共通である。化学的エツチングのう
ち、薬液を用いるウエツトエツチングでは1μm以
下のパターンにおける微細加工が不可能でありガ
スプラズマを用いるプラズマエツチング（ドライ
エツチング）ではエツチングの再現性に乏しく
1μm付近での高精度な加工が困難である。さら
に、これらの化学エツチングでは横方向へのエツ
チングを1/10μmの精度で制御することは不可能
である。

以上述べたように従来の方法では1μm以下のゲ
ート長、ソース・ゲート間距離を1/10μmの精度
で歩留り良く製造することは極めて難しい。

本発明は、このような従来方式の欠点を改善す
るもので、その目的は1μm以下のゲート長、ソー
ス・ゲート間距離を有する高周波特性に優れた
MESFETを提供することにある。

本発明の電界効果トランジスタは、本来1μm近
傍の長さに形成されたゲート金属の表面にそれ自
身の絶縁性の化合物が1/10μm程度の高い精度で
形成されたゲート電極を有し、なお且つこのゲー
ト電極はその下部側面がエツチングされているの
で、これをソース・ゲート間の間隔を精密にきめ
るセルフアラインに利用することが可能であり、
そのために、上記目標を達成することができる。

以下本発明の説明では半導体材料として動作速
度の大きい利点をもつ化合物半導体のうちGaAs
を例にとつて述べる。しかしながらこのことは本
発明に対して材料を何ら制限するものでなく、本
発明はSiなどの単元素半導体あるいは化合物半導
体等広く一般の半導体材料に適用できるものであ
る。

以下本発明について詳細な説明を行う。

本発明の半導体装置の一例を第４図に示す。基
板１上の半導体材料動作層２の上に直接ゲート電
極を設け、さらに半導体材料動作層２の上にソー
ス電極３及びドレイン電極４をゲート電極５に密
接して設けた半導体装置の構造になつており、ゲ
ート電極５の周囲にはゲート電極用金属の化合物
膜５′が設けてある。

この構造においては、ソース電極とゲート電極
間の距離、ドレイン電極とゲート電極間の距離、
ゲート電極の幅がサブミクロンの領域で極めて微
細制御出来る構造になつている。また、ゲート電
極５の上にオーミツク電極と同一雑料のオーミツ
ク金属膜が形成されているので、ゲート電極の断
面積が大きく、ゲート電極の抵抗が非常に低い構
造となつている。

次にこの実施例である電界効果トランジスタの
製造方法の一例を説明する。

第５図は、本実施例の電界効果トランジスタの
製造方法を示す工程説明図である。半導体材料と
して、GaAsの基板１上に１×10¹⁷個／cm³のキヤ
リア濃度でTeをドープしたGaAsエピタキシアル
層２を設けたものを用いた。２の必要な領域だけ
をメサエツチングして残した後、この表面に厚膜
の金属パターンを形成するためのスペーサ６をつ
くる。この場合、微細なパターンでアスペクト比
（縦横比）を大きくし、かつ垂直に近い壁面のパ
ターンを得るため反応性スパツタエツチングを用
いることとする。スペーサとして厚さ2000Åの
CVDSiO₂膜を下層６′に形成し、その上にホトレ
ジスト等の有機高分子膜を1.51μmの厚さにスペ
ーサ６として塗布する（第５図ａ）。所定のベー
ク処理後、通常の紫外先によるホトリソグラフイ
とリフトオフによりスペーサ６上に厚さ1000Åの
Alパターン７（パターン寸法1μm）を形成する
（同図ｂ）。

次いでAlパターン７をマスクとして１×
10^-1TorrのO₂ガスおよびCF₄−O₂5％混合ガスの
高周波放電中でスペーサ６および６′をそれぞれ
エツチングする。この時の所要時間は放電のパワ
ー100Wで約25分である。この結果スペーサ６お
よび６′中にスペーサの垂直な壁面で囲まれた幅
1μmの空〓が形成される（同図ｃ）。この状態で、
シヨツトキ電極用Al金属５を0.5μmの厚さに続い
て絶縁膜８としてSiO₂を0.2μmの厚さに例えば真
空蒸着法で堆積させ（同図ｄ）、Al７／スペーサ
６とその上にAl膜／SiO₂膜を溶剤で除去すると
Alシヨツトキ電極５が形成される（同図ｅ）。次
いでこの電極５の両側面を例えば陽極酸化法で酸
化すると電極５の表面が酸化アルミナ（Al₂O₃）
５′でおおわれる（同図ｆ）。Al₂O₃は優れた絶縁
性材料である。本実施例では酸化膜厚を精度良く
制御するため200Å／分という酸化速度で行なつ
た。陽極酸化は酒石酸・エチレングリコール混合
水溶液中で室温で10分間行なつた。試料電流密度
は3mA／cm²であり、この電流値による陽極酸化
速度は酸化膜が厚くなつても減少しないため膜厚
制御が容易に行ない得る。

この時、ゲート部以外のGaAs表面はスペーサ
下層６′で保護されており、ゲート電極の陽極酸
化工程中は何ら変化しない。陽極酸化後スペーサ
下層６′およびシヨツトキ電極上の絶縁膜８を除
去するとゲート電極はスペーサ下層の厚さに相当
する分だけ陽極酸化されずに残り、陽極酸化膜と
の間に空間をつくることとなる（同図ｇ）。

次に、シヨツトキ電極５の絶縁性化合物膜５′
におおわれていない部分を0.3TorrのCF₄−５％
O₂混合ガスプラズマによつて横方向に2000Åエ
ツチングする（同図ｈ）。その後スペーサ下層の
厚さ以下で表面にAu−Ge−Ni系合金を真空蒸着
することにより電極間の分離を確実にとつたオー
ミツク電極を形成する。そして、最後にN₂ガス
（５％H₂含）中で400℃−２分間の合金処理を行
ないソース電極３ドレイン電極４のオーミツク性
を良好なものとして、本実施例のFETの製作が
完了する（同図ｉ）。

この実施例では、ゲート長を0.6μmと微細化で
き、サイドエツチングによりゲートとオーミツク
電極間の分離をより確実なものとすることができ
る。

なお、同図ｉのオーミツクなソースおよびドレ
イン電極３，４の厚さは、同図ａ〜ｆに示す下層
のスペーサ（厚膜パターンの第一層）６′よりも
薄くする。このようにすれば、ソースおよびドレ
イン電極３，４のゲート側上端部とゲート電極５
自身の化合物膜５′の下側端部との間には、所定
の空〓が介在することになるので、たとえオーミ
ツク金属の真空蒸着時にこれが化合物膜５′の側
面にも付着するようなときでも（ウエーハの端部
では、真空蒸着は垂直上方向からわずかに傾いた
方向からなされるので、このような側面へのメタ
ル付着は生じやすい）、ソースおよびドレイン電
極３，４が、化合物膜５′の上面のオーミツク金
属とシヨートすることは全くなくなる。

本実施例においては、半導体材料を何ら制限す
るものでなく、実施例の如きGaAsを始めとし
て、Si等の単元素半導体や他の化合物半導体にあ
まねく適用し得るものである。従つてシヨツトキ
電極用金属もそれぞれの半導体材料に応じた材料
を選択し得る。オーミツク電極についても同様で
ある。一方、スペーサについても垂直な壁面をも
つ1μm程度の大きさのパターンを厚膜中に形成す
ることが目的であり、このためには反応性ガスの
プラズマを用いたリアクテイブスパツタエツチが
最もふさわしい。実施例では有機物からなる膜を
用いたためO₂ガスをエツチングに供したが、ス
ペーサに無機化合物を用いる事も可能で、この場
合、CHF₃ガスによるリアクテイブスパツタが可
能であることを付言する。ゲート金属自身への絶
縁性化合物形成法としては陽極酸化法に限定され
るものではなくプラズマ酸化法、熱酸化法等によ
る酸化物膜の形成も可能である。これらは、ゲー
ト電極とする金属に対して化学的に安定で均一
性、電気的絶縁性等に優れた化合物膜を形成し得
る方法を選定すれば本発明の目的を満たすことに
他ならない。

一方、半導体材料としては、エピタキシアル層
の他にイオン注入層も可能である。さらに製造工
程では第５図ｅあるいは同図ｆ，ｇの工程の後に
イオン注入を行なつてオーミツク電極領域をn⁺
層としてオーミツク電極部の抵抗を低減させ、装
置性能の向上が可能な構造であることを追記す
る。但し、シヨツトキ金属にはイオン注入後の
800℃以上の熱処理を経てもシヨツトキ障壁型接
合を破壊されない材料を選定する必要があり、
Ti，Ｗ，Moおよびそれらの合金等が挙げられ
る。

以上述べた如く本発明によれば、次の効果があ
る。

本発明においては、シヨツトキ金属自身の側
面に絶縁性化合物例えば酸化物を高精度に形成
することを特徴とする。この時化合物層は母金
属の初期表面から両側へほぼ同じ厚さだけ成長
するので、化合物層の厚さに等しいだけシヨツ
トキ電極のゲート長は自動的に短くなり、短ゲ
ート長化の効果がある。

本発明によれば、ソース−ゲート間の距離は
この化合物膜の厚さに等しく形成法の特質から
１／１０μm以下の高精度で制御することが可能で
ある（実施例のような陽極酸化法では設定値±
５％以内に膜厚を制御することは極めて容易で
あり、通常の湿式エツチングやプラズマエツチ
ングにおける制御精度の約1/10以下である。）。
従つて、化合物膜厚を高精度で制御することに
より同時にゲート長も高精度に制御できる効果
も生じる。

本発明によれば、ソース・ゲート電極間隔は
ゲート下部側面に施されたサイドエツチングの
量でほぼ決まり、微細化が可能となる。このこ
とによりソース・ゲート間の寄生抵抗が著しく
低減され、短ゲート長化の効果と相乗して
MESFET特性はより高い周波数領域まで広帯
域化されることとなる。

本発明によれば、通常のフオトリソグラフイ
技術によつても、サブミクロンの範囲でゲート
長、ソース・ゲート間距離を容易に制御できる
ことは明らかであり、さらに本発明を1μm以下
の解像度をもつリソグラフイ技術と結合させれ
ば、より微細なパターンでのMESFETとする
ことも可能となる。

ドレイン電極−ゲート電極間には高電界領域
が形成される。両電極が接近しすぎるとトラン
ジスタの耐圧が低くなる。本発明によれば第５
図ｉの工程でソース電極側から10゜〜20゜の角度
で斜め蒸着することにより上記電極間距離を制
御できる構造である。

【図面の簡単な説明】

第１図は、MESFETの一般的な製造方法を示
す工程説明図であり、第２図および第３図は、い
ずれもMESFETの作製においてセルフアライメ
ント方式をとりいれた方法における従来法の例で
あり、第４図は、本発明の一実施例である
MESFETを示す断面図、第５図は、実施例の
MESFETを製造する工程を示す工程説明図であ
る。 １……基板、２……半導体材料動作層、３……
ソース電極、４……ドレイン電極、５……ゲート
電極、５′……ゲート電極用金属の化合物膜（実
施例では酸化アルミニウム）、６……スペーサ、
６′……スペーサ下層、７……金属膜マスクパタ
ーン（６，６′加工用）、８……絶縁膜。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板と、この半導体基板上に形成され
   た半導体材料からなる動作層と、この動作層上に
   直接設けられその下部側面が横方向にエツチング
   されているシヨツトキゲート電極と、このシヨツ
   トキゲート電極の上部側面に形成された当該シヨ
   ツトキゲート電極材料自身の絶縁性化合物膜と前
   記動作層上の前記シヨツトキゲート電極の両側に
   前記シヨツトキゲート電極および絶縁性化合物膜
   をマスクとしてオーミツク金属を堆積することに
   よりその上面が前記絶縁性化合物膜の下端よりも
   低くなるように形成された２つのオーミツク電極
   と、これらのオーミツク電極の形成に伴つて前記
   シヨツトキゲート電極上に形成されたオーミツク
   金属層とを備えた電界効果トランジスタ。