JPH0324066B2 - - Google Patents
Info
- Publication number
- JPH0324066B2 JPH0324066B2 JP56156664A JP15666481A JPH0324066B2 JP H0324066 B2 JPH0324066 B2 JP H0324066B2 JP 56156664 A JP56156664 A JP 56156664A JP 15666481 A JP15666481 A JP 15666481A JP H0324066 B2 JPH0324066 B2 JP H0324066B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- concentration
- film
- phosphorus
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかり、特
に多層配線構造における断線および短絡が少な
く、かつ、耐湿性に優れた半導体装置の製造方法
に関する。
に多層配線構造における断線および短絡が少な
く、かつ、耐湿性に優れた半導体装置の製造方法
に関する。
従来、多層配線構造を有する半導体素子の平坦
化技術（表面をなだらかにする技術）としては、
グラスフローと呼ばれる技術が一般に用いられて
いた。
化技術（表面をなだらかにする技術）としては、
グラスフローと呼ばれる技術が一般に用いられて
いた。
すなわち、層間絶縁膜の形成にあたり、通常ま
ず、８〜15モル％の高濃度のリンを含む酸化シリ
コン膜（リンガラス膜）を気相成長法により形成
する。その後高温の窒素雰囲気中で熱処理し、リ
ンガラス膜に流動性をもたせて表面をなだらかに
することにより、層間絶縁膜上の上部配線層の断
線を生じにくくしている。
ず、８〜15モル％の高濃度のリンを含む酸化シリ
コン膜（リンガラス膜）を気相成長法により形成
する。その後高温の窒素雰囲気中で熱処理し、リ
ンガラス膜に流動性をもたせて表面をなだらかに
することにより、層間絶縁膜上の上部配線層の断
線を生じにくくしている。
このようなグラスフロー工程は次のような欠点
を有している。まず、高濃度のリンガラス膜は、
欠陥が多く、特に後工程に用いられるフツ酸系の
エツチング液により欠陥が増大され、その結果層
間絶縁耐圧が非常に低くなり、多層配線構造の配
線間の短絡の原因となつて歩留りを下げていた。
また、高濃度のリンガラス膜は吸湿性が高い為、
水の浸入に非常に弱く、信頼性を低下させてい
た。
を有している。まず、高濃度のリンガラス膜は、
欠陥が多く、特に後工程に用いられるフツ酸系の
エツチング液により欠陥が増大され、その結果層
間絶縁耐圧が非常に低くなり、多層配線構造の配
線間の短絡の原因となつて歩留りを下げていた。
また、高濃度のリンガラス膜は吸湿性が高い為、
水の浸入に非常に弱く、信頼性を低下させてい
た。
そこで本発明は、多層配線における断線および
短絡の非常に少なく、耐湿性に優れた半導体装置
の製造方法を提供することを目的としている。
短絡の非常に少なく、耐湿性に優れた半導体装置
の製造方法を提供することを目的としている。
以下、本発明を実施例に基づき図面を参照して
説明する。
説明する。
まず、従来のＮチヤネルSiゲートMOS半導体
装置の製造方法と同様に、Ｐ型結晶シリコン基体
１の上に、約1μmのフイード酸化膜２ａ，２ｂお
よび約500Åのゲート酸化膜３を順次形成した後、
Ｎ型の不純物が添加された多結晶シリコンから成
るゲート電極４および多結晶シリコン配線層５，
ソース，ドレイン領域６，７を形成する。さらに
熱酸化により熱酸化膜８ａ，８ｂ，８ｃ，８ｄを
形成する（第１図）。
装置の製造方法と同様に、Ｐ型結晶シリコン基体
１の上に、約1μmのフイード酸化膜２ａ，２ｂお
よび約500Åのゲート酸化膜３を順次形成した後、
Ｎ型の不純物が添加された多結晶シリコンから成
るゲート電極４および多結晶シリコン配線層５，
ソース，ドレイン領域６，７を形成する。さらに
熱酸化により熱酸化膜８ａ，８ｂ，８ｃ，８ｄを
形成する（第１図）。
次に気相成長法により厚さ約0.5μmの例えば４
モル％のリン濃度を有する低濃度のリンガラス膜
９を形成する（第２図）。なお、前記リンガラス
膜９のかわりにリンを含まない酸化膜や窒化膜を
用いることもできる。
モル％のリン濃度を有する低濃度のリンガラス膜
９を形成する（第２図）。なお、前記リンガラス
膜９のかわりにリンを含まない酸化膜や窒化膜を
用いることもできる。
さらに、厚さ約1.2μmの例えば12モル％のリン
濃度を有する高濃度のリンガラス膜１０を形成
し、熱処理し、高濃度のリンガラス膜に流動性を
持たせて、表面をなだらかにする（第３図）。な
お前記高濃度のリンガラス膜１０のかわりに、シ
リカフイルムやレジストなど加熱により流動性が
出て表面がなだらかになる材質のものを用いるこ
とができる。
濃度を有する高濃度のリンガラス膜１０を形成
し、熱処理し、高濃度のリンガラス膜に流動性を
持たせて、表面をなだらかにする（第３図）。な
お前記高濃度のリンガラス膜１０のかわりに、シ
リカフイルムやレジストなど加熱により流動性が
出て表面がなだらかになる材質のものを用いるこ
とができる。
次に、全面に、高濃度のリンガラス膜１０と低
濃度のリンガラス膜９の少なくとも一部を除去
し、表面をなだらかに保つたまま低濃度のリンガ
ラス膜９を露出させる（第４図）。この高濃度の
リンガラス膜１０と低濃度のリンガラス膜９の少
なくとも一部を除去する方法としては、反応性ス
パツタエツチングのような異方性のドライエツチ
ングが制御性がよく、もつぱら用いられる。
濃度のリンガラス膜９の少なくとも一部を除去
し、表面をなだらかに保つたまま低濃度のリンガ
ラス膜９を露出させる（第４図）。この高濃度の
リンガラス膜１０と低濃度のリンガラス膜９の少
なくとも一部を除去する方法としては、反応性ス
パツタエツチングのような異方性のドライエツチ
ングが制御性がよく、もつぱら用いられる。
次に気相成長法により、約0.8μmの酸化シリコ
ン膜１１を成長させる。平坦さはそのまま保たれ
る（第５図）。酸化シリコン膜１１は、欠陥が少
なく緻密性に優れ、吸湿性が少ない１〜７モル％
の濃度のリンを含んだ酸化シリコン膜が最適であ
るが、その他の耐湿性の良い絶縁膜を用いること
もできる。
ン膜１１を成長させる。平坦さはそのまま保たれ
る（第５図）。酸化シリコン膜１１は、欠陥が少
なく緻密性に優れ、吸湿性が少ない１〜７モル％
の濃度のリンを含んだ酸化シリコン膜が最適であ
るが、その他の耐湿性の良い絶縁膜を用いること
もできる。
次にフオトエツチング技術により、コンタクト
ホール１２，１３，１４を開孔する（第６図）。
ホール１２，１３，１４を開孔する（第６図）。
次に約1μmのAlを蒸着し、選択的にAl配線層
１５，１６を形成し、ＮチヤネルSiゲートMOS
半導体装置を完成する（第７図）。
１５，１６を形成し、ＮチヤネルSiゲートMOS
半導体装置を完成する（第７図）。
本発明によれば、層間絶縁膜は緻密性が高く、
欠陥が少ない低濃度のリンガラス膜やその他の絶
縁膜である為、層間絶縁耐圧は高く、ゲート電
極，多結晶シリコン配線層と、その上を交差して
配線されるAl配線層との短絡を防止できる。
欠陥が少ない低濃度のリンガラス膜やその他の絶
縁膜である為、層間絶縁耐圧は高く、ゲート電
極，多結晶シリコン配線層と、その上を交差して
配線されるAl配線層との短絡を防止できる。
また、本発明は、吸湿性の高い高濃度のリンガ
ラス膜を使用しない為、水の浸入に対して強固で
あり、素子の信頼性は非常に高い。
ラス膜を使用しない為、水の浸入に対して強固で
あり、素子の信頼性は非常に高い。
以上、説明した如く、本発明の製造方法に従え
ば従来の製造方法に比べ、歩留りおよび信頼性を
大きく向上させることができる。
ば従来の製造方法に比べ、歩留りおよび信頼性を
大きく向上させることができる。
なお、本発明は、実施例のように、Ｎチヤネル
SiゲートMOS半導体装置に限定されるとなく、
その他の多層配線を有する半導体装置に適用でき
ることは言うまでもない。
SiゲートMOS半導体装置に限定されるとなく、
その他の多層配線を有する半導体装置に適用でき
ることは言うまでもない。
第１図乃至第７図は本発明の実施例の半導体装
置の製造方法を工程順に示した断面図である。 １……シリコン基体、２ａ，２ｂ……フイール
ド酸化膜、３……ゲート酸化膜、４……ゲート電
極、５……不純物が添加された多結晶シリコン配
線層、６，７……ソース、ドレイン領域、８ｂ，
８ｂ，８ｃ，８ｄ……熱酸化膜、９……低濃度の
リンを含んだ酸化シリコン膜１、１０……高濃度
のリンを含んだ酸化シリコン膜、１１……低濃度
のリンを含んだ酸化シリコン膜２、１２，１３，
１４……コンタクトホール、１５，１６……アル
ミニウム配線層。
置の製造方法を工程順に示した断面図である。 １……シリコン基体、２ａ，２ｂ……フイール
ド酸化膜、３……ゲート酸化膜、４……ゲート電
極、５……不純物が添加された多結晶シリコン配
線層、６，７……ソース、ドレイン領域、８ｂ，
８ｂ，８ｃ，８ｄ……熱酸化膜、９……低濃度の
リンを含んだ酸化シリコン膜１、１０……高濃度
のリンを含んだ酸化シリコン膜、１１……低濃度
のリンを含んだ酸化シリコン膜２、１２，１３，
１４……コンタクトホール、１５，１６……アル
ミニウム配線層。
Claims (1)
- １ 多層配線構造を有する半導体装置の製造方法
において、半導体素子と下層配線が形成され、加
工段差を有する半導体基板上に、１から７モル％
濃度のリンを含む第１の酸化膜を形成する工程
と、前記第１の酸化膜の上に前記第１の酸化膜よ
りも大きな濃度のリンを含む第２の酸化膜を形成
した後、熱処理を行なつて表面を平坦にする工程
と、ドライエツチング法により前記第２の酸化膜
と前記第１の酸化膜の一部を除去し、表面をなだ
らかに保つたまま前記下層配線が露出しない程度
に第１の酸化膜を露出させる工程と、前記平坦な
第１の酸化膜上に１から７モル％濃度のリンを含
む第３の酸化膜を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156664A JPS5857738A (ja) | 1981-10-01 | 1981-10-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156664A JPS5857738A (ja) | 1981-10-01 | 1981-10-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857738A JPS5857738A (ja) | 1983-04-06 |
| JPH0324066B2 true JPH0324066B2 (ja) | 1991-04-02 |
Family
ID=15632598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56156664A Granted JPS5857738A (ja) | 1981-10-01 | 1981-10-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857738A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606315B2 (ja) * | 1988-09-08 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5157296A (en) * | 1974-11-15 | 1976-05-19 | Tokyo Shibaura Electric Co | Handotaisoshino seizohoho |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
-
1981
- 1981-10-01 JP JP56156664A patent/JPS5857738A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857738A (ja) | 1983-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH0576177B2 (ja) | ||
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPS6364057B2 (ja) | ||
| JPS6228591B2 (ja) | ||
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPS58106847A (ja) | 半導体装置の製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPS6160580B2 (ja) | ||
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPH0555578A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH0574735A (ja) | 半導体装置 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPS6150385B2 (ja) | ||
| JPS6244854B2 (ja) | ||
| JPS6148778B2 (ja) | ||
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 |