JPH0324092B2 - - Google Patents

Info

Publication number
JPH0324092B2
JPH0324092B2 JP60104351A JP10435185A JPH0324092B2 JP H0324092 B2 JPH0324092 B2 JP H0324092B2 JP 60104351 A JP60104351 A JP 60104351A JP 10435185 A JP10435185 A JP 10435185A JP H0324092 B2 JPH0324092 B2 JP H0324092B2
Authority
JP
Japan
Prior art keywords
mos transistor
source
gate
whose
boosted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60104351A
Other languages
English (en)
Other versions
JPS61260717A (ja
Inventor
Takayuki Myamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60104351A priority Critical patent/JPS61260717A/ja
Priority to KR1019860001325A priority patent/KR900005230B1/ko
Priority to US06/849,249 priority patent/US4731552A/en
Priority to GB8610110A priority patent/GB2175162B/en
Priority to DE19863614421 priority patent/DE3614421A1/de
Publication of JPS61260717A publication Critical patent/JPS61260717A/ja
Publication of JPH0324092B2 publication Critical patent/JPH0324092B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路、特にMOS形集
積回路における昇圧信号発生回路に関するもので
ある。
〔従来の技術〕
従来、この種の回路として第５図に示すものが
あつた。図において、φAは被昇圧信号、１は前
記被昇圧信号φAの負荷容量で、容量の値をC1と
する。φBは昇圧信号、２は昇圧容量で、その容
量の値をC2とする。
第６図は第５図の回路の動作時の各信号φA，
φBの波形である。
次に動作について説明する。第６図において、
時刻t1より被昇圧信号φAが負荷容量１と昇圧容量
２の充電を開始する。時刻t2において、被昇圧信
号φAの電位は、電源電圧Ｖまたは電源電圧Ｖよ
りやや低い電位となる。時刻t2から昇圧信号φBが
立上り時刻t3の間に昇圧信号φBと昇圧容量２の値
C2により被昇圧信号φAは、電源電圧Ｖ以上に昇
圧される。被昇圧信号φAの最大昇圧値は（１＋
C2／C1＋C2）Ｖである。
〔発明が解決しようとする問題点〕
従来の昇圧信号発生回路は以上のように構成さ
れているので、高い昇圧電位を得るためにはC2
の値を大きくしなければならず、C2の充電のた
めに消費電力が増大し、また時間間隔t2−t1を長
くしなければならないなどの欠点があつた。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、高速、かつ低消
費電力で昇圧信号を発生する昇圧回路を提供する
ことを目的としている。
〔問題点を解決するための手段〕
この発明にかかる半導体昇圧信号発生回路は、
第１、第２のMOSトランジスタ、容量、充電装
置からなるブートストラツプ回路と、第３、第４
のMOSトランジスタからなるダイナミツクイン
バータ回路と、昇圧電位発生回路と、ソースが昇
圧信号源となる第５のMOSトランジスタとで構
成されたものである。
〔作 用〕
この発明においては、充電装置からの充電電流
によつて第５のMOSトランジスタがONし、こ
れにより昇圧信号源である第５のMOSトランジ
スタのソースの電位が上り、さらに、ダイナミツ
クインバータ回路が動作し、これによりブートス
トラツプ回路が動作し、その出力を高圧にして第
５のMOSトランジスタのON抵抗を減少させ、
昇圧電位発生回路の出力電圧に近い値の被昇圧信
号を出力させる。
〔実施例〕
第１図はこの発明の一実施例を示すもので、１
は負荷容量、１１〜１５は第１〜第５のMOSト
ランジスタ（以下単にMOSトランジスタとい
う）、１６はブートストラツプ容量、１７は前記
ブートストラツプ容量１６の充電装置、１８は昇
圧電位発生装置で、出力電圧はVpである。１９
は前記MOSトランジスタ１３のソースとMOSト
ランジスタ１４のドレインおよびMOSトランジ
スタ１２のゲートとを連結する配線、２０は前記
MOSトランジスタ１１のソースとMOSトランジ
スタ１２のドレインとブートストラツプ容量１６
の一電極を連結する配線、２１は前記MOSトラ
ンジスタ１１のゲートとブートストラツプ容量１
６の他電極とMOSトランジスタ１５のゲートと
充電装置１７を連結する配線である。またMOS
トランジスタ１３，１１のドレインは電源Ｖに接
続されており、MOSトランジスタ１４，１２の
ソースはGNDに接続されており、MOSトランジ
スタ１５のドレインは昇圧電位発生装置１８に、
同じくそのソースは負荷容量１の一電極とMOS
トランジスタ１４のゲートに接続されている。
φAは被昇圧信号、φOはプリチヤージ信号で、
MOSトランジスタ１３のゲートに接続されてい
る。なお、はブートストラツプ回路、はダイ
ナミツクインバータ回路を示す。
第２図は第１図の実施例の動作時の要部の波形
図である。
第３図は第１図中の充電装置１７の一実施例を
示すものである。図中、２２はMOSトランジス
タであり、ゲートが電源Ｖに接続されており、ド
レインから信号φXが与えられ、ソースは第１図
中の配線２１に接続される。
第４図は第１図中の昇圧電位発生装置１８の一
実施例を示すものであり、リングオシレータ２
３、チヤージポンプキヤパシタ２４、MOSトラ
ンジスタ２５，２６、電位蓄積用容量２７からな
り、チヤージポンプキヤパシタ２４の一電極はリ
ングオシレータ２３の出力に接続され、他電極は
トランジスタ２５のソース、トランジスタ２６の
ドレインおよびゲートに接続され、トランジスタ
２５のドレインおよびゲートは電源Ｖに接続さ
れ、電位蓄積用容量２７の一電極がトランジスタ
２６のソースに接続され、他電極は接地されてい
る。
なお、第３図、第４図は公知の回路であるの
で、その動作の説明は省略する。
次に第１図の実施例の動作について第２図を参
照して説明する。第２図において、時刻T1まで
に配線１９のプリチヤージは完了している。時刻
T2にいて、充電装置１７からの充電電流により
配線２１の電位が上がる。
これによりMOSトランジスタ１５がONし、
被昇圧信号φAの電位が上がる。時刻T3おいて、
被昇圧信号φAの電位がしきい値電圧VTH以上とな
り、MOSトランジスタ１４をONさせ、配線１
９の充電が始まる。時刻T4において、MOSトラ
ンジスタ１１，１２からなるブートストラツプ回
路が動作を開始し、配線２１の電位を電圧Ｖ以
上の高電圧V′に上げ、MOSトランジスタ１５の
ON抵抗を著しく減少させる。最終的に時刻T5に
おける配線２１の電位をV′とすると、V′＞Vp＋
VTHのとき、被昇圧信号φAの電位は昇圧電位発生
装置１８の出力電圧Vpに等しく、V′Vp＋VTH
のとき、被昇圧信号φAの電位はV′−VTHに等し
い。
〔発明の効果〕 この発明は以上説明したとおり、ブートストラ
ツプ回路の出力を第５のMOSトランジスタのゲ
ートに加え、このON抵抗を減少させて、昇圧電
位発生装置の出力を負荷容量に与えるようにした
ので、高速、かつ低消費電力で昇圧信号が得られ
る利点がある。
【図面の簡単な説明】
第１図はこの発明による一実施例を示す回路
図、第２図は第１図の実施例の回路動作を説明す
るための要部の波形図、第３図は第１図の実施例
中の充電装置の一実施例を示す回路図、第４図は
同じく昇圧電位発生装置の一実施例を示す回路
図、第５図は従来の昇圧信号発生回路を示す図、
第６図は第５図の回路動作を説明するための波形
図である。 図中、１１〜１５はMOSトランジスタ、１６
はブートストラツプ容量、１７は充電装置、１８
は昇圧電位発生装置、１９，２０，２１は配線で
ある。

Claims (1)

    【特許請求の範囲】
  1. １ ドレインが電源に接続されゲートとソースの
    間にゲート容量より十分大きな容量が接続された
    第１のMOSトランジスタ、ドレインが前記第１
    のMOSトランジスタのソースに接続され、ソー
    スが接地された第２のMOSトランジスタおよび
    前記第１のMOSトランジスタのゲートを充電す
    る充電装置からなるブートストラツプ回路と；ド
    レインが電源に接続され、ゲートにプリチヤージ
    信号が加わる第３のMOSトランジスタ、ドレイ
    ンが前記第３のMOSトランジスタのソースおよ
    び第２のMOSトランジスタのゲートに接続され、
    ソースが接地された第４のMOSトランジスタか
    らなるダイナミツクインバータ回路と；昇圧電位
    発生装置と；ドレインを前記昇圧電位発生装置か
    ら出力される昇圧出力に接続され、ゲートを前記
    第１のMOSトランジスタのゲートに接続され、
    ソースを前記第４のMOSトランジスタのゲート
    に接続された第５のMOSトランジスタと；から
    なり、前記第５のMOSトランジスタのソースを
    昇圧信号源としたことを特徴とする半導体昇圧信
    号発生回路。
JP60104351A 1985-05-14 1985-05-14 半導体昇圧信号発生回路 Granted JPS61260717A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60104351A JPS61260717A (ja) 1985-05-14 1985-05-14 半導体昇圧信号発生回路
KR1019860001325A KR900005230B1 (ko) 1985-05-14 1986-02-25 반도체 승압 신호 발생회로
US06/849,249 US4731552A (en) 1985-05-14 1986-04-08 Boost signal generator with bootstrap means
GB8610110A GB2175162B (en) 1985-05-14 1986-04-25 Boost signal generator
DE19863614421 DE3614421A1 (de) 1985-05-14 1986-04-29 Halbleiterverstaerkungssignalgeneratorschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60104351A JPS61260717A (ja) 1985-05-14 1985-05-14 半導体昇圧信号発生回路

Publications (2)

Publication Number Publication Date
JPS61260717A JPS61260717A (ja) 1986-11-18
JPH0324092B2 true JPH0324092B2 (ja) 1991-04-02

Family

ID=14378456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60104351A Granted JPS61260717A (ja) 1985-05-14 1985-05-14 半導体昇圧信号発生回路

Country Status (5)

Country Link
US (1) US4731552A (ja)
JP (1) JPS61260717A (ja)
KR (1) KR900005230B1 (ja)
DE (1) DE3614421A1 (ja)
GB (1) GB2175162B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906056A (en) * 1987-04-14 1990-03-06 Mitsubishi Denki Kabushiki Kaisha High speed booster circuit
JPH0748310B2 (ja) * 1987-04-24 1995-05-24 株式会社東芝 半導体集積回路
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
IT1251097B (it) * 1991-07-24 1995-05-04 St Microelectronics Srl Circuito di bootstrap per il pilotaggio di un transistore mos di potenza in configurazione high side driver.
US5255224A (en) * 1991-12-18 1993-10-19 International Business Machines Corporation Boosted drive system for master/local word line memory architecture
JPH05174591A (ja) * 1991-12-25 1993-07-13 Sharp Corp チャージポンプ回路
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
JP2709783B2 (ja) * 1992-12-17 1998-02-04 三菱電機株式会社 昇圧回路
JP3184065B2 (ja) * 1994-07-25 2001-07-09 セイコーインスツルメンツ株式会社 半導体集積回路装置及び電子機器
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
KR100434308B1 (ko) * 1998-12-29 2004-07-16 주식회사 하이닉스반도체 프리-차지기능을갖는배전압정류기
KR100507701B1 (ko) * 2001-12-06 2005-08-09 주식회사 하이닉스반도체 부스트랩 회로
US6825699B2 (en) 2003-01-31 2004-11-30 Hewlett-Packard Development Company, L.P. Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit
KR100973137B1 (ko) 2003-04-29 2010-07-29 매그나칩 반도체 유한회사 부트스트랩회로
TWI474597B (zh) * 2006-05-31 2015-02-21 Intersil Americas LLC 用於轉移電荷的裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129570A (en) * 1980-03-14 1981-10-09 Mitsubishi Electric Corp Booster circuit
US4401904A (en) * 1980-03-24 1983-08-30 Texas Instruments Incorporated Delay circuit used in semiconductor memory device
JPS601712B2 (ja) * 1980-12-04 1985-01-17 株式会社東芝 半導体記憶装置
JPS58122692A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 能動昇圧回路
JPS58184821A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 昇圧回路
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路

Also Published As

Publication number Publication date
JPS61260717A (ja) 1986-11-18
GB2175162A (en) 1986-11-19
GB8610110D0 (en) 1986-05-29
DE3614421C2 (ja) 1991-07-25
GB2175162B (en) 1989-04-12
US4731552A (en) 1988-03-15
KR900005230B1 (ko) 1990-07-21
KR860009423A (ko) 1986-12-22
DE3614421A1 (de) 1986-11-20

Similar Documents

Publication Publication Date Title
JP2755047B2 (ja) 昇圧電位発生回路
US4455628A (en) Substrate bias generating circuit
JP2604530B2 (ja) 基板電圧及び昇圧電圧を発生する電圧発生回路
JP2652694B2 (ja) 昇圧回路
US4906056A (en) High speed booster circuit
JPS61260717A (ja) 半導体昇圧信号発生回路
JPH04287418A (ja) 半導体集積回路
JP3380823B2 (ja) 半導体記憶装置
JPH082016B2 (ja) 昇圧回路
JP2613579B2 (ja) 集積半導体回路内の発生器回路
JPS63257325A (ja) 昇圧信号発生回路
JPS59169B2 (ja) フリップフロップ回路
JP2868860B2 (ja) 昇圧出力回路
JP3303761B2 (ja) 昇圧回路
JP2919187B2 (ja) 基板電位供給回路
JP2978668B2 (ja) チャージポンプ回路
JPS6141075B2 (ja)
JPH0763143B2 (ja) 半導体昇圧信号発生回路
JPH071853Y2 (ja) 二端子型ｌｃ発振回路
KR930003253B1 (ko) 워드선 구동신호 발생회로
JPS6346613B2 (ja)
JPS6249990B2 (ja)
JPH038125B2 (ja)
JPH0326477B2 (ja)
JPH0343808B2 (ja)