JPH03248452A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03248452A JPH03248452A JP4608290A JP4608290A JPH03248452A JP H03248452 A JPH03248452 A JP H03248452A JP 4608290 A JP4608290 A JP 4608290A JP 4608290 A JP4608290 A JP 4608290A JP H03248452 A JPH03248452 A JP H03248452A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- outer lead
- external lead
- length
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に関し、特に高周波半導体装置にお
ける外部リード端子の取付構造に関する。
ける外部リード端子の取付構造に関する。
［従来の技術］
第６図および第７図はそれぞれ従来の高周波半導体装置
におけるセラミック・パッケージの外部リード端子の取
付部の構造を示すもので、外部リード端子３はいずれも
外部リード端子取付部２の縁端部に設けた段差９か或は
リードの先端に設けた折り曲げ部１０と外部リード端子
取付部２との間の隙間をそれぞれロー材温りとして取付
けられ、セラミック基板１上の内部配線と接続される。
におけるセラミック・パッケージの外部リード端子の取
付部の構造を示すもので、外部リード端子３はいずれも
外部リード端子取付部２の縁端部に設けた段差９か或は
リードの先端に設けた折り曲げ部１０と外部リード端子
取付部２との間の隙間をそれぞれロー材温りとして取付
けられ、セラミック基板１上の内部配線と接続される。
このように従来の外部リード端子の取付構造はいずれも
リード強度を確実ならしめるためロー材温りを形成する
のが特徴である。ロー材温りの形成にはセラミック基板
側を加工成型するやり方と、リード側を折り曲げ成型す
るやり方の２つがあるが、リード側を折り曲げ成型する
方法の場合は、第７図に示すように折り曲げ角度を比較
的浅い１０〜２０°に設定するのが通常である。
リード強度を確実ならしめるためロー材温りを形成する
のが特徴である。ロー材温りの形成にはセラミック基板
側を加工成型するやり方と、リード側を折り曲げ成型す
るやり方の２つがあるが、リード側を折り曲げ成型する
方法の場合は、第７図に示すように折り曲げ角度を比較
的浅い１０〜２０°に設定するのが通常である。
［発明が解決しようとする課題〕
しかしながら、いずれの構造をとるにしても、リードの
接着強度を確保するためには、パッケージ上の外部リー
ド端子取付部２の長さ！は少なくとも０．７５ｍｍ以上
に設定されていることが必要である。この長さａの設定
には加工技術上の制約も加わるので、実際に使用されて
いるパッケージでは通常１ｍｍ程度のものとなる。また
、この外部リード端子の取付構造では、第６図および第
７図からも明らかなように外部リード端子３は取付部２
の面と同じ高さで引出されるので、回路基板等への実装
を容易にするためにはセラミック基板１側か或はセラミ
ック枠体４の何れか一方の向きに曲げ加工しなければな
らない。このリード曲げ加工は、通常、機械的精度上の
問題とリードに加わるストレスの緩和とを考えて、セラ
ミック基板１の縁端から０．５〜１．Ｏｎ＋＋ｎ離れた
ところで行なわれるので、外部リード端子３の全長は１
．５〜２．０ｍｍ程度にもなり冗長化することとなる。
接着強度を確保するためには、パッケージ上の外部リー
ド端子取付部２の長さ！は少なくとも０．７５ｍｍ以上
に設定されていることが必要である。この長さａの設定
には加工技術上の制約も加わるので、実際に使用されて
いるパッケージでは通常１ｍｍ程度のものとなる。また
、この外部リード端子の取付構造では、第６図および第
７図からも明らかなように外部リード端子３は取付部２
の面と同じ高さで引出されるので、回路基板等への実装
を容易にするためにはセラミック基板１側か或はセラミ
ック枠体４の何れか一方の向きに曲げ加工しなければな
らない。このリード曲げ加工は、通常、機械的精度上の
問題とリードに加わるストレスの緩和とを考えて、セラ
ミック基板１の縁端から０．５〜１．Ｏｎ＋＋ｎ離れた
ところで行なわれるので、外部リード端子３の全長は１
．５〜２．０ｍｍ程度にもなり冗長化することとなる。
一般に、高周波半導体装置では、高周波特性を確保する
ためパッケージの外形が小さく作られるので、パッケー
ジ内部の配線長も短い。従って、最近ではこのように外
部リード端子取付部２の長さが僅か１ｍｍで短かいよう
に見えても、この部分における信号伝達損失が無視でき
ないものとなって来ている。更にこのリード取付構造で
はリードの曲げによるリード長の冗長化も伴いこれによ
る信号伝達損失が更に加わるという構造的欠点がある。
ためパッケージの外形が小さく作られるので、パッケー
ジ内部の配線長も短い。従って、最近ではこのように外
部リード端子取付部２の長さが僅か１ｍｍで短かいよう
に見えても、この部分における信号伝達損失が無視でき
ないものとなって来ている。更にこのリード取付構造で
はリードの曲げによるリード長の冗長化も伴いこれによ
る信号伝達損失が更に加わるという構造的欠点がある。
本発明の目的は、上記の情況に鑑み、信号伝達損失の増
大を招〈従来の外部リード端子取付部の構造的欠陥を改
善、した半導体装置を提供することである。
大を招〈従来の外部リード端子取付部の構造的欠陥を改
善、した半導体装置を提供することである。
［課題を解決するための手段］
本発明によれば、半導体装置は、セラミック基板の外縁
部に外部リード端子を配するセラミック・パッケージ構
造の半導体装置において、前記外部リード端子をＬ型形
状に成型するとともにその一方の先端を前記セラミック
基板上の外部リード端子取付部の面上に突き当てるよう
にロー接着することを含んで構成される。
部に外部リード端子を配するセラミック・パッケージ構
造の半導体装置において、前記外部リード端子をＬ型形
状に成型するとともにその一方の先端を前記セラミック
基板上の外部リード端子取付部の面上に突き当てるよう
にロー接着することを含んで構成される。
［作 用 〕
本発明によれば、外部リード端子は形状がＬ型に成型さ
れ、その一方の先端をセラミック基板上のリード端子取
付部に突き当ててロー付けされるので、リード端子取付
部の所要長を最小必要限にまで短縮し、かつ実装する回
路基板上までのリード全体長を最短化するもので、外部
ノード端子による信号伝達損失の低減化を可能とする。
れ、その一方の先端をセラミック基板上のリード端子取
付部に突き当ててロー付けされるので、リード端子取付
部の所要長を最小必要限にまで短縮し、かつ実装する回
路基板上までのリード全体長を最短化するもので、外部
ノード端子による信号伝達損失の低減化を可能とする。
［実施例］
以下図面を参照して本発明の詳細な説明する。
第１図および第２図はそれぞれ本発明の一実施例を示す
セラミック・パッケージの斜視図およびその外部リード
端子取付部の拡大構造図である。本実施例によれば、外
部リード端子３は短辺部をセラミック枠体４の高さを超
える長さに成型したＬ型形状とされ、この短辺部をセラ
ミック枠体４の側壁に沿って垂直に立て、セラミック基
板１の外周部に配設された外部リード端子取付部２の面
上に短辺部の先端が突き当たる形でロー接着される。こ
こで、５はこの接着に用いられるＡｇ−Ｃｕその他の金
属ロー材を示している。本実施例によると、外部リード
端子３がリード導体の先端部を外部リード端子取付部２
に対しほぼ直角に突き当てる形で接着しているので、外
部リード端子取付部２の長さβは従来よりも短くてすむ
。すなわち、外部リード端子取付部２の長さ２が従来の
半分の０．５ｎ＋ｍ程度に設定された場合でも、２５０
ｇ程度の強度は充分確保される。また、外部リード端子
３の長辺部はセラミック枠体４より高い位置からセラミ
ック基板１の面と平行方向に引出されるので、従来のよ
うに曲げ加工によるリード長の冗長化を伴うことなく、
このままの状態で回路基板上への実装が可能となる。
セラミック・パッケージの斜視図およびその外部リード
端子取付部の拡大構造図である。本実施例によれば、外
部リード端子３は短辺部をセラミック枠体４の高さを超
える長さに成型したＬ型形状とされ、この短辺部をセラ
ミック枠体４の側壁に沿って垂直に立て、セラミック基
板１の外周部に配設された外部リード端子取付部２の面
上に短辺部の先端が突き当たる形でロー接着される。こ
こで、５はこの接着に用いられるＡｇ−Ｃｕその他の金
属ロー材を示している。本実施例によると、外部リード
端子３がリード導体の先端部を外部リード端子取付部２
に対しほぼ直角に突き当てる形で接着しているので、外
部リード端子取付部２の長さβは従来よりも短くてすむ
。すなわち、外部リード端子取付部２の長さ２が従来の
半分の０．５ｎ＋ｍ程度に設定された場合でも、２５０
ｇ程度の強度は充分確保される。また、外部リード端子
３の長辺部はセラミック枠体４より高い位置からセラミ
ック基板１の面と平行方向に引出されるので、従来のよ
うに曲げ加工によるリード長の冗長化を伴うことなく、
このままの状態で回路基板上への実装が可能となる。
第３図は上記実施例半導体装置の回路基板上への実装状
態図で、外部リード端子３の全長を１．０〜１．５ｍｍ
に押さえ、パッケージの内部配線から回路基板６に至る
配線のインダクタンスしおよび配線間容量Ｃをそれぞれ
従来構造のものより低減させ、対向配線間共振周波数ｆ
。を高め得ることを示している。例えば、Ｌ’＝４．２
ｎＨ。
態図で、外部リード端子３の全長を１．０〜１．５ｍｍ
に押さえ、パッケージの内部配線から回路基板６に至る
配線のインダクタンスしおよび配線間容量Ｃをそれぞれ
従来構造のものより低減させ、対向配線間共振周波数ｆ
。を高め得ることを示している。例えば、Ｌ’＝４．２
ｎＨ。
Ｃ立０．２ｐＦ、 ｆ、 ＝３．９ＧＨｚの従来値をそ
れぞれＬ ＃ ３．８ｎＨ，Ｃ＃ ０．１８ｐＦ、 ｆ
ａ＝ ４．８ＧＨｚとすることができるので、外部リー
ド端子３による信号伝達損失の低減化を図り得る。
れぞれＬ ＃ ３．８ｎＨ，Ｃ＃ ０．１８ｐＦ、 ｆ
ａ＝ ４．８ＧＨｚとすることができるので、外部リー
ド端子３による信号伝達損失の低減化を図り得る。
第４図および第５図はそれぞれ本発明の他の実施例を示
す外部リード端子取付部の斜視構成図およびそのリード
端子の加工成型図である。
す外部リード端子取付部の斜視構成図およびそのリード
端子の加工成型図である。
本実施例によれば、Ｌ型形状の外部リード端子３の短辺
部の長さがセラミック枠体４の高さを超えないように成
型された場合が示される。この場合、短辺部７の先端部
は円弧状に細く加工されているが、これは、第５図に示
すような形状のリード導体片を準備し、これを点線Ａ−
Ａ′から矢印方向に上下いずれかの方向に９０°折り曲
げ、ついで短辺部７の先端に当たる部分に設けられたハ
ーフエツチングの満８から切取れば容易に製作すること
ができる。本実施例のように、短辺部７の先端部が円弧
状となっていると、外部リード端子取付部２上にロー付
けされた際、セラミック枠体４の側壁面へのロー材の這
い上がりを抑制する働きを持たせることができる。
部の長さがセラミック枠体４の高さを超えないように成
型された場合が示される。この場合、短辺部７の先端部
は円弧状に細く加工されているが、これは、第５図に示
すような形状のリード導体片を準備し、これを点線Ａ−
Ａ′から矢印方向に上下いずれかの方向に９０°折り曲
げ、ついで短辺部７の先端に当たる部分に設けられたハ
ーフエツチングの満８から切取れば容易に製作すること
ができる。本実施例のように、短辺部７の先端部が円弧
状となっていると、外部リード端子取付部２上にロー付
けされた際、セラミック枠体４の側壁面へのロー材の這
い上がりを抑制する働きを持たせることができる。
［発明の効果］
以上詳細に説明したように、本発明によれば、外部リー
ド端子は先端をセラミック基板上の外部リード端子取付
部にいわばバット接続されるので、この外部リード端子
取付部の所要長を短く設定することができる。また回路
基板に実装する際のリード長の冗長化を解決することが
できるので、パッケージの内部配線から回路基板に至る
配線長を最短長に設定して配線間容量および配線インダ
クタンスの低減化を容易に図ることができる。すなわち
、パッケージ内部配線から実装回路基板に至る配線のイ
ンダクタンスＬおよび配線間容量Ｃをそれぞれ低減して
対向配線間共振周波数ｆ。を高め得るので、回路基板と
の間の整合性を容易に図り得る半導体装置を供給するこ
とが可能である。
ド端子は先端をセラミック基板上の外部リード端子取付
部にいわばバット接続されるので、この外部リード端子
取付部の所要長を短く設定することができる。また回路
基板に実装する際のリード長の冗長化を解決することが
できるので、パッケージの内部配線から回路基板に至る
配線長を最短長に設定して配線間容量および配線インダ
クタンスの低減化を容易に図ることができる。すなわち
、パッケージ内部配線から実装回路基板に至る配線のイ
ンダクタンスＬおよび配線間容量Ｃをそれぞれ低減して
対向配線間共振周波数ｆ。を高め得るので、回路基板と
の間の整合性を容易に図り得る半導体装置を供給するこ
とが可能である。
第１図および第２図はそれぞれ本発明の一実施例を示す
セラミック・パッケージの斜視図およびその外部リード
端子取付部の拡大構造図、第３図は上記実施例半導体装
置の回路基板上への実装状態図、第４図および第５図は
それぞれ本発明の他の実施例を示す外部リード端子取付
部の斜視構造図およびそのリード端子の加工成型図、第
６図および第７図はそれぞれ従来の高周波半導体装置に
おけるセラミック・パッケージの外部リード端子取付部
の拡大構造図である。 １・・・セラミック基板、 ２−・−外部リード端子取付部、 ３・・・外部リード端子、 ４・・・セラミック枠体、 ５・・・金属ロー材、 ６・・・回路基板、７・・
・（外部リード端子の）短辺部、８・・−ハーフエツチ
ング溝。
セラミック・パッケージの斜視図およびその外部リード
端子取付部の拡大構造図、第３図は上記実施例半導体装
置の回路基板上への実装状態図、第４図および第５図は
それぞれ本発明の他の実施例を示す外部リード端子取付
部の斜視構造図およびそのリード端子の加工成型図、第
６図および第７図はそれぞれ従来の高周波半導体装置に
おけるセラミック・パッケージの外部リード端子取付部
の拡大構造図である。 １・・・セラミック基板、 ２−・−外部リード端子取付部、 ３・・・外部リード端子、 ４・・・セラミック枠体、 ５・・・金属ロー材、 ６・・・回路基板、７・・
・（外部リード端子の）短辺部、８・・−ハーフエツチ
ング溝。
Claims (1)
- セラミック基板の外縁部に外部リード端子を配するセラ
ミック・パッケージ構造の半導体装置において、前記外
部リード端子をＬ型形状に成型するとともにその一方の
先端を前記セラミック基板上の外部リード端子取付部の
面上に突き当てるようにロー接着することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4608290A JPH03248452A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4608290A JPH03248452A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248452A true JPH03248452A (ja) | 1991-11-06 |
Family
ID=12737067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4608290A Pending JPH03248452A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248452A (ja) |
-
1990
- 1990-02-26 JP JP4608290A patent/JPH03248452A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3117828B2 (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPH03248452A (ja) | 半導体装置 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JPH11121680A (ja) | リードフレームおよび半導体装置 | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPH0513645A (ja) | 半導体装置 | |
| JPH0472689A (ja) | 集積回路装置 | |
| JPH02253650A (ja) | リードフレーム | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH01276655A (ja) | トランスファーモールド型集積回路 | |
| JPH02186814A (ja) | 圧電振動子 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH03209861A (ja) | 半導体装置 | |
| JPH05291471A (ja) | 半導体装置 | |
| JPH0713181A (ja) | フィルムキャリアアウターリードとプリント基板端子との接続構造 | |
| JPH02228056A (ja) | 集積回路装置 | |
| KR100257396B1 (ko) | 반도체리드프레임제조방법 | |
| JPS584962A (ja) | 半導体装置 | |
| JPH04199739A (ja) | 半導体装置用リードフレーム | |
| JPH0613528A (ja) | 電子部品のパッケージ構造及びその製造方法 | |
| JPH02263459A (ja) | 半導体装置 |