JPH0365747A - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JPH0365747A JPH0365747A JP20235389A JP20235389A JPH0365747A JP H0365747 A JPH0365747 A JP H0365747A JP 20235389 A JP20235389 A JP 20235389A JP 20235389 A JP20235389 A JP 20235389A JP H0365747 A JPH0365747 A JP H0365747A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- data
- dma transfer
- input
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＤ Ｍ Ａ （Ｄｉｒｅｃｔ Ｍｅａ＋ｏｒ
ｙ Ａｃｃｅｓｓ；ダイレクトメモリアクセス）転送
方式に関し、特にシステムバスのバス幅より狭いＤＭＡ
アドレス信号幅を有しＤＭＡ転送を制御するＤＭＡ転送
方式〔従来の技術〕 従来、システムバスのバス幅より狭いＤＭＡアドレス信
号幅を有するＤＭＡ制御部によりＤＭＡ転送を制御する
ＤＭＡ転送方式では、アドレス信号幅を拡張してＤＭＡ
転送が行われている。第２図は従来のＤＭＡ転送方式を
説明するための構成国である。第２図には、ＤＭＡ転送
機能を有する入出力部３と、システムバス２を介し入出
力部３と接続されデータを記憶する主記憶部４と、ＤＭ
Ａ転送を制御するＤＭＡ制御部８と、ＤＭＡアドレス信
号幅を拡張するアドレス拡張部９と、主制御部７とが示
されている。
ｙ Ａｃｃｅｓｓ；ダイレクトメモリアクセス）転送
方式に関し、特にシステムバスのバス幅より狭いＤＭＡ
アドレス信号幅を有しＤＭＡ転送を制御するＤＭＡ転送
方式〔従来の技術〕 従来、システムバスのバス幅より狭いＤＭＡアドレス信
号幅を有するＤＭＡ制御部によりＤＭＡ転送を制御する
ＤＭＡ転送方式では、アドレス信号幅を拡張してＤＭＡ
転送が行われている。第２図は従来のＤＭＡ転送方式を
説明するための構成国である。第２図には、ＤＭＡ転送
機能を有する入出力部３と、システムバス２を介し入出
力部３と接続されデータを記憶する主記憶部４と、ＤＭ
Ａ転送を制御するＤＭＡ制御部８と、ＤＭＡアドレス信
号幅を拡張するアドレス拡張部９と、主制御部７とが示
されている。
第２図を参照すると、ＤＭＡ制御部８にアドレス拡張部
９を設けＤＭＡアドレスカウンタを追加することにより
ＤＭＡアドレス信号幅を拡張し、ＤＭＡアドレス更新信
号によりＤＭＡアドレスカウンタを自動更新させ、主記
憶部４全領域へのＤＭＡ転送を可能とし、ＤＭＡ制御部
８が、直接、入出力部３と主記憶部４との間のＤＭＡ転
送制御を行う。
９を設けＤＭＡアドレスカウンタを追加することにより
ＤＭＡアドレス信号幅を拡張し、ＤＭＡアドレス更新信
号によりＤＭＡアドレスカウンタを自動更新させ、主記
憶部４全領域へのＤＭＡ転送を可能とし、ＤＭＡ制御部
８が、直接、入出力部３と主記憶部４との間のＤＭＡ転
送制御を行う。
上述したように従来のＤＭＡ転送方式では、ＤＭＡ制御
部にアドレス拡張部を設けＤＭＡアドレスカウンタを追
加し、ＤＭＡアドレスカウンタを自動更新させ、主記憶
部全領域へのＤＭＡ転送を可能にしているので、ＤＭＡ
アドレスカウンタの物量が増大すると共に制御も複雑に
なるという問題点がある。
部にアドレス拡張部を設けＤＭＡアドレスカウンタを追
加し、ＤＭＡアドレスカウンタを自動更新させ、主記憶
部全領域へのＤＭＡ転送を可能にしているので、ＤＭＡ
アドレスカウンタの物量が増大すると共に制御も複雑に
なるという問題点がある。
本発明の目的は、アドレス拡張部を設けずに、ＤＭＡ転
送が可能であるＤＭＡ転送方式を提供することにある。
送が可能であるＤＭＡ転送方式を提供することにある。
本発明のＤＭＡ転送方式は、ＤＭＡ転送機能を有する入
出力部と、システムバスを介し前記人出力部と接続され
データを記憶する主記憶部と、前記システムバスのバス
幅より狭いＤＭＡアドレス信号幅を有しＤＭＡ転送を制
御するＤＭＡ制御部とを備えデータの転送を行うＤＭＡ
転送方式において、前記入出力部のＤＭＡ転送データを
一時的に格納するＤＭＡアドレス信号幅に配置された副
記憶部を設け、前記ＤＭＡ制御部によりＤＭＡ転送デー
タを前記副記憶部に記憶させたのち前記システムバスを
介しデータを前記主記憶部へ転送するよう構成されてい
る。
出力部と、システムバスを介し前記人出力部と接続され
データを記憶する主記憶部と、前記システムバスのバス
幅より狭いＤＭＡアドレス信号幅を有しＤＭＡ転送を制
御するＤＭＡ制御部とを備えデータの転送を行うＤＭＡ
転送方式において、前記入出力部のＤＭＡ転送データを
一時的に格納するＤＭＡアドレス信号幅に配置された副
記憶部を設け、前記ＤＭＡ制御部によりＤＭＡ転送デー
タを前記副記憶部に記憶させたのち前記システムバスを
介しデータを前記主記憶部へ転送するよう構成されてい
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための構成図であ
る。第１図には、ＤＭＡ転送機能を有する入出力部３と
、システムバス２を介し入出力部３と接続されデータを
記憶する主記憶部４と、ＤＭＡ転送を制御するＤＭＡ制
御部５と、入出力部３のＤＭＡ転送データを一時的に格
納する副記憶部６と、主制御部９とが示されている。
る。第１図には、ＤＭＡ転送機能を有する入出力部３と
、システムバス２を介し入出力部３と接続されデータを
記憶する主記憶部４と、ＤＭＡ転送を制御するＤＭＡ制
御部５と、入出力部３のＤＭＡ転送データを一時的に格
納する副記憶部６と、主制御部９とが示されている。
第１図において、ＤＭＡ制御部５は、入出力部３からＤ
ＭＡ起動信号を受信すると、入出力部３とＤＭＡアドレ
ス信号幅に配置された副記憶部６との間のＤＭＡ転送を
制御する。次に、主制御部１がＤＭＡ終了信号を受信す
ると、主制御部１は、副記憶部６に記憶されたデータを
読出し、これらのデータを主記憶部４の全領域に格納す
るよう制御する。このように、入出力部３と副記憶部６
との間のＤＭＡ転送をＤＭＡ制御部５に行わせ、副記憶
部６と主記憶部４との間のデータ転送を主制御部１に行
わせることにより、従来例で説明したアドレス拡張部を
不要とすることができる。
ＭＡ起動信号を受信すると、入出力部３とＤＭＡアドレ
ス信号幅に配置された副記憶部６との間のＤＭＡ転送を
制御する。次に、主制御部１がＤＭＡ終了信号を受信す
ると、主制御部１は、副記憶部６に記憶されたデータを
読出し、これらのデータを主記憶部４の全領域に格納す
るよう制御する。このように、入出力部３と副記憶部６
との間のＤＭＡ転送をＤＭＡ制御部５に行わせ、副記憶
部６と主記憶部４との間のデータ転送を主制御部１に行
わせることにより、従来例で説明したアドレス拡張部を
不要とすることができる。
本発明は以上説明したように、入出力部のＤＭＡ転送デ
ータを一時的に格納するＤＭＡアドレス信号幅に配置さ
れた副記憶部を設け、ＤＭＡ制御部によりＤＭＡ転送デ
ータを前記副記憶部に記憶させたのち、主制御部の制御
によりシステムバスを介しデータを主記憶部へ転送する
ように構成したので、従来のアドレス拡張部を設けずに
、従い、制御の簡単なりＭＡ転送が可能であるという効
果を有する。
ータを一時的に格納するＤＭＡアドレス信号幅に配置さ
れた副記憶部を設け、ＤＭＡ制御部によりＤＭＡ転送デ
ータを前記副記憶部に記憶させたのち、主制御部の制御
によりシステムバスを介しデータを主記憶部へ転送する
ように構成したので、従来のアドレス拡張部を設けずに
、従い、制御の簡単なりＭＡ転送が可能であるという効
果を有する。
第１図は本発明の一実施例を説明するための構成図、第
２図は従来のＤＭＡ転送方式を説明するための構成図で
ある。 １．７・・・・・・主制御部、２・・・・・・システム
バス、３・・・・・・入出力部、４・・・・・・主記憶
部、５，８・・・・・・ＤＭＡ制御部、６・・・・・・
副記憶部、９・・・・・・アドレス拡張部。
２図は従来のＤＭＡ転送方式を説明するための構成図で
ある。 １．７・・・・・・主制御部、２・・・・・・システム
バス、３・・・・・・入出力部、４・・・・・・主記憶
部、５，８・・・・・・ＤＭＡ制御部、６・・・・・・
副記憶部、９・・・・・・アドレス拡張部。
Claims (1)
- ＤＭＡ転送機能を有する入出力部と、システムバスを介
し前記入出力部と接続されデータを記憶する主記憶部と
、前記システムバスのバス幅より狭いＤＭＡアドレス信
号幅を有しＤＭＡ転送を制御するＤＭＡ制御部とを備え
データの転送を行うＤＭＡ転送方式において、前記入出
力部のＤＭＡ転送データを一時的に格納するＤＭＡアド
レス信号幅に配置された副記憶部を設け、前記ＤＭＡ制
御部によりＤＭＡ転送データを前記副記憶部に記憶させ
たのち前記システムバスを介しデータを前記主記憶部へ
転送することを特徴とするＤＭＡ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20235389A JPH0365747A (ja) | 1989-08-03 | 1989-08-03 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20235389A JPH0365747A (ja) | 1989-08-03 | 1989-08-03 | Ｄｍａ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365747A true JPH0365747A (ja) | 1991-03-20 |
Family
ID=16456114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20235389A Pending JPH0365747A (ja) | 1989-08-03 | 1989-08-03 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365747A (ja) |
-
1989
- 1989-08-03 JP JP20235389A patent/JPH0365747A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11510930A (ja) | モジュールの上に配置されるバッファ回路 | |
| JPH0365747A (ja) | Ｄｍａ転送方式 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPH0310355A (ja) | 共通バス優先制御方法 | |
| JPH0439684B2 (ja) | ||
| JPH03274931A (ja) | 時分割多元接続通信装置 | |
| JPH01229357A (ja) | 複数プロセッサ間のデータ授受方法 | |
| JPS63168720A (ja) | メモリバツフア装置 | |
| JP2841432B2 (ja) | データ転送装置 | |
| JPH02114294A (ja) | グラフィックディスプレイ装置 | |
| JPH0236016B2 (ja) | ||
| JPH03282756A (ja) | 非同期入出力方式 | |
| JPH03276355A (ja) | プログラム転送方式 | |
| JPH1011386A (ja) | メモリデータ転送装置及びその転送方法 | |
| JPS6027043A (ja) | メモリ拡張方法 | |
| JPH02158857A (ja) | 入出力制御装置の制御方式 | |
| JPH0237452A (ja) | 信号処理装置のデータ転送方式 | |
| JPH02141860A (ja) | データ転送制御装置 | |
| JPH07146840A (ja) | バス接続方式 | |
| JPH04248652A (ja) | Ｄｍａコントローラ | |
| JPH04134500A (ja) | 音声応答装置 | |
| JPH0561814A (ja) | 並び替え機能付きデータ転送装置 | |
| JPH01282940A (ja) | メモリクリア方式 | |
| JPH0122655B2 (ja) |