JPH03262162A - パワーｍｏｓｆｅｔの構造 - Google Patents

パワーｍｏｓｆｅｔの構造

Info

Publication number
JPH03262162A
JPH03262162A JP2061399A JP6139990A JPH03262162A JP H03262162 A JPH03262162 A JP H03262162A JP 2061399 A JP2061399 A JP 2061399A JP 6139990 A JP6139990 A JP 6139990A JP H03262162 A JPH03262162 A JP H03262162A
Authority
JP
Japan
Prior art keywords
gate
oxide film
diffusion layer
mosfet
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2061399A
Other languages
English (en)
Other versions
JP2663668B2 (ja
Inventor
Tomonobu Yoshitake
吉武　知信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2061399A priority Critical patent/JP2663668B2/ja
Publication of JPH03262162A publication Critical patent/JPH03262162A/ja
Application granted granted Critical
Publication of JP2663668B2 publication Critical patent/JP2663668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパワーＭＯＳＦＥＴ（ＰｏＭＯＳＦＥＴ）の構
造に関し、特にＭＯＳＦＥＴを構成する部分以外の配線
部分の構造に関する。
〔従来の技術〕
従来のＰｏＭＯＳＦＥＴは第３図Ａに示すように単位Ｍ
ＯＳＦＥＴが複数個形成されている部分とポリシリコン
で形成されるゲートになるべく均に電位を与えかつゲー
ト抵抗を減らす目的でゲートフィンガ一部を有している
。また第３図Ｂにゲートフィンガ一部の断面図を示す。
第３図Ｂに示すように従来のＰｏＭＯＳＦＥＴのゲート
フィンガ一部は単位ＭＯＳＦＥＴ部と耐圧的に不連続部
分をなくすため、基板と異なる反導電型の拡散層が形成
されている。そしてその拡散層は電位的にはソースに接
続されている。またさらにその上部には単位ＭＯＳＦＥ
Ｔのゲート酸化膜と同時に形成された酸化膜を介してゲ
ートとなるポリシリコンが配置されさらにその上部にポ
リシリコンのゲートに電圧を供給するためのアルミ電極
が配置された構造となっていた。
〔発明が解決しようとする課題〕
この従来のゲートフィンガ一部の構造では、ゲート酸化
膜耐量が低くなるという欠点があった。例えばゲート酸
化膜の厚さが５００人の場合、ゲートフィンガ一部以外
のゲート酸化膜耐量が４０〜５０Ｖ程度有するのに対し
、ゲートフィンガ一部では、前記部分の耐量より著しく
低い部分が出来、ときとしては５■以下と低くなり実用
に耐えないという問題点があった。
その原因はゲートフィンガ一部に形成された拡散層に起
因している。その拡散層を形成する場合、あらかじめ成
長させた酸化膜（形成後除去される）を拡散層を形成す
る部分のみ選択的に窓あけされ、その窓の部分から不純
物を拡散し形成されるのだが通常拡散が高温（１１００
℃以上）で行なわれるため拡散窓部分に結晶欠陥が多数
用き、その結果その上に形成された酸化膜の耐量を低下
させることによるものである。
〔課題を解決するための手段〕
本発明のＰｏＭＯＳＦＥＴは前記窓あけ部分の上部に形
成される酸化膜を単位ＭＯＳＦＥＴのゲート酸化膜とは
別に形成し、少なくともゲート酸化膜よりも厚くするこ
とによりゲート耐量を改善しようとするものである。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例でありゲートフィンガ一部近
辺の断面図である。その製法については従来の構造のも
のと比較して酸化膜の一部を厚くするという一工程を追
加するたけで達成されることは明白であるので省略する
。
第１図に示すように拡散層を形成する際に選択的に窓あ
けされた部分のすべてを含む領域は最低限他のゲート酸
化膜より厚くすることでゲート耐量は改善される。また
第２図に第二の実施例を示す。第２図はゲートボンディ
ング領域の部分である。この部分においても単位ＭＯＳ
ＦＥＴの部分と電圧的に連続性を持たせるため基板と反
導電型の拡散層が形成されている。またその拡散層は電
位的にはソースに接続されている。そしてその拡散層と
は単位ＭＯＳＦＥＴ部のゲート酸化膜より厚い酸化膜で
絶縁された上にゲートのポリシリコンやゲートアルミ電
極が配置されている。この場合も少なくとも拡散層を形
成する際に部分的に窓あけされた部分には厚い酸化膜が
配置されているのでゲート耐量が改善される。
〔発明の効果〕
以上説明したように本発明は、結晶欠陥ができやすい拡
散層を形成するために選択的に窓あけされた部分の酸化
膜を単位ＭＯＳＦＥＴ部のゲート酸化膜厚よりも厚くす
ることによりその部分の酸化膜の絶縁耐量を改善し結果
、全体のゲートの絶縁耐量が改善される。実際単位ＭＯ
ＳＦＥＴのゲート酸化膜は１５００Å以下で構成される
が本発明の実施例のように拡散層部の酸化膜を厚く２０
００Å以上にすることにより、その部分の酸化膜の絶縁
耐量は拡散層を形成される時発生する結晶欠陥の影響を
受けずに単位ＭＯＳＦＥＴ部のゲート酸化膜の絶縁耐量
まで向上するという効果を有する。
【図面の簡単な説明】
第１図は本発明の一実施例のゲートフィンガー部の断面
図、第２図は本発明の第二の実施例のゲートボンディン
グ部の断面図、第３図（Ａ）は従来のＰｏＭＯＳＦＥＴ
の平面図、第３図（Ｂ）は断面図である。また図ではＮ
ｃｈ型を示すがＮとＰを逆にしたＰｃｈ型は図示しない
が同様である。 １・・・・・・Ｎ型半導体基板、２・・・・・・Ｐ型拡
散層、３・・・・・・Ｐ型拡散層を形成するため選択的
に窓あけされた部分の境界線、４・・・・・・単位ＭＯ
ＳＦＥＴ、５・・・・・・（ゲート）酸化膜、６・・・
・・・（ゲート）ポリシリコン、７・・・・・・絶縁層
、８・・・・・・ゲートアルミ（配線）、９・・・・・
・ソースアルミ（配線）、１０・・・・・・ゲートボン
ディング線、１１・・・・・・ゲートフィンガ一部、１
２・・・・・単位ＭＯＳＦＥＴ構成部。

Claims (1)

    【特許請求の範囲】
  1. 　一導電型シリコン基板に、酸化膜を選択的に、窓あけ
    された部分から他の導電型拡散層が形成されさらに、前
    窓あけ部分を酸化膜でおおい、その上部に前記他の導電
    型拡散層と電位の異なることのある電気電導物で配線が
    なされる構造を持つパワーＭＯＳＦＥＴにおいて前記窓
    あけ部分の酸化膜が前記パワーＭＯＳＦＥＴの構成要素
    であるゲート酸化膜より厚くなっていることを特徴とす
    るパワーＭＯＳＦＥＴ。
JP2061399A 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造 Expired - Fee Related JP2663668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2061399A JP2663668B2 (ja) 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2061399A JP2663668B2 (ja) 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造

Publications (2)

Publication Number Publication Date
JPH03262162A true JPH03262162A (ja) 1991-11-21
JP2663668B2 JP2663668B2 (ja) 1997-10-15

Family

ID=13170033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2061399A Expired - Fee Related JP2663668B2 (ja) 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造

Country Status (1)

Country Link
JP (1) JP2663668B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147373A (ja) * 1989-11-01 1991-06-24 Hitachi Ltd ゲート保護回路付絶縁ゲート形半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147373A (ja) * 1989-11-01 1991-06-24 Hitachi Ltd ゲート保護回路付絶縁ゲート形半導体装置

Also Published As

Publication number Publication date
JP2663668B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
KR970008500A (ko) 다결정 규소 박막 트랜지스터 및 그 제조 방법
US3585463A (en) Complementary enhancement-type mos transistors
KR910008861A (ko) 집적회로소자
JP2663668B2 (ja) パワーｍｏｓｆｅｔの構造
JPH01220475A (ja) 絶縁ゲート型電界効果トランジスタ
JP2504498B2 (ja) 半導体装置
JPH0191470A (ja) 入力保護回路
JPS5831570A (ja) 半導体装置
JPS5632757A (en) Insulated gate type transistor and integrated circuit
JPH04127574A (ja) 縦型絶縁ゲート電界効果トランジスタ
US3969150A (en) Method of MOS transistor manufacture
JPH08321602A (ja) Ｍｉｓ半導体装置およびその制御方法
JPS6098666A (ja) 半導体記憶装置
JPH0442960A (ja) 半導体集積回路のプログラマブル素子
JP2638685B2 (ja) 半導体装置及びその製造方法
JPS5935452A (ja) 半導体集積回路装置
JPH05175238A (ja) 接合型電界効果トランジスタ
KR970054348A (ko) 모스 콘트롤 다이오드 및 그 제조방법
JPS5898966A (ja) 半導体装置の入力保護装置
JPS59231869A (ja) Ｍｏｓ型電界効果半導体装置
JPH0199261A (ja) 半導体装置およびその製造方法
JPS6055662A (ja) 半導体装置
JPS5863177A (ja) 半導体装置
JPH04260373A (ja) 半導体集積回路
JPH0590583A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees