JPH03274730A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03274730A
JPH03274730A JP7333090A JP7333090A JPH03274730A JP H03274730 A JPH03274730 A JP H03274730A JP 7333090 A JP7333090 A JP 7333090A JP 7333090 A JP7333090 A JP 7333090A JP H03274730 A JPH03274730 A JP H03274730A
Authority
JP
Japan
Prior art keywords
film
oxide film
silicon
silicon oxide
oxidized region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7333090A
Other languages
English (en)
Inventor
Ryoichi Ito
良一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP7333090A priority Critical patent/JPH03274730A/ja
Publication of JPH03274730A publication Critical patent/JPH03274730A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基板の選択酸化法の改良に関するも
ので、特に酸化領域と非酸化領域の境界に生じるいわゆ
る酸化シリコン膜のバーズビークの非酸化領域への侵入
を押えることに関する。
〔発明の概要〕
本発明は素子分離法のひとつとして一般に広く使用され
ているシリコン基板の選択酸化に関する。
従来法による選択酸化においては1選択酸化により形成
された酸化シリコン膜が酸化防止膜としての窒化シリコ
ン膜の下にはいりこみ、酸化シリコン膜の断面形状は酸
化シリコン膜と選択酸化による酸化シリコン膜がなめら
かにつながった鳥のくちばし形状の、すなわちバーズビ
ークが形成される。そこで本発明は選択酸化の際に酸化
領域全体をエツチングしてシリコン面を露出させ、さら
に酸化領域の周辺端部にいわゆる5OG(SpinOn
 Glass)と呼ばれるシリコン酸化物を含んだ焼成
形成用の絶縁膜形成用塗布液による酸化膜を形成し、バ
ーズビークを減少したものである。
〔従来の技術〕
シリコン基板の選択酸化は、MOSあるいはバイポーラ
トランジスタの素子分離法のひとつとして一般に広く使
用されている。
従来、この選択酸化は第2図(、)〜(C)に示す方法
により行なわれる。すなわち、第2図(a)に示すよう
にシリコン基板lをドライ02雰囲気に熱酸化して、厚
さ50nm程度の薄い酸化シリコン膜2を形成する。次
に、酸化防止膜として化学気相成長法により窒化シリコ
ン膜3を形成する。この第2図(b)において窒化シリ
コン膜3は、ホトエツチングにより非酸化領域上にパタ
ーン形成したものである。さらに、ウェット02雰囲気
の熱酸化を行って酸化領域に非酸化領域の酸化シリコン
膜2よりも厚い酸化シリコン膜22を形成する。この酸
化シリコン膜221士素子分離を目的とするため、その
厚さは通常800nm程度にする。
この後、第2図(c)における窒化シリコン膜3は除去
されて次の工程に進むことになる。
ここに示した従来法による選択酸化においては、いわゆ
るバーズビークが形成される。これは、第2図(c)に
示すように選択酸化により形成された酸化シリコン膜2
2が酸化防止膜としての窒化シリコン膜3の下にはいり
こみ、酸化シリコン膜の断面形状は酸化シリコン膜2と
選択酸化による酸化シリコン膜22がなめらかにつなが
った鳥のくちばし形状の、すなわちバーズビークの形状
となるものである。
ここで、窒化シリコン膜3の下に薄い酸化シリコン膜2
を形成する目的は9選択酸化時に第2図(b)に示す酸
化領域上の酸化シリコン膜2がウェットO雰囲気の熱酸
化によりさらに酸化されてその膜厚が厚くなり酸化シリ
コン膜22に成長して、窒化シリコン膜3の端部下へは
いりこんでいくときに窒化シリコン膜3の端部から酸化
シリコン膜22に対して応力が加わるが、これを低減さ
せるためである。
〔発明が解決しようとする課題〕
さて、ここに示した従来方法による選択酸化には以下に
述べる欠点があることがわかる。まず。
先に述べたように第2図(c)に示す酸化シリコン膜2
2によるバーズビークが発生してこれが窒化シリコン膜
3の端部の下へはいりこみ、このために素子を形成する
ための非酸化領域がバーズビークのはいりこんだ長さb
の分だけ狭くなる。
また、バーズビークが窒化シリコン膜3の端部の下に生
じるため9選択酸化された酸化シリコン膜22は窒化シ
リコン膜3からの応力を受ける。
この応力は、前述の窒化シリコン膜3の下にあらかじめ
形成した薄い酸化シリコン膜2により弱められているが
、実際には非酸化領域の端部においてシリコン基板上中
に結晶内の転位を発生させる原因となっている。この転
位は素子のリーク電流等の原因となるものである。
本発明の目的は2選択酸化において酸化領域が非酸化領
域に広がるのを防ぎ、さらに選択酸化時に非酸化領域上
にパターン形成した酸化防止膜としての窒化シリコン膜
から酸化領域の端部に加わる応力をより低減させ、この
非酸化領域の端部におけるシリコン基板中に結晶内転位
の発生を防ぐことにある。
〔問題点を解決するための手段〕
本発明は上記の目的を遠戚するために2選択酸化の際に
酸化領域全体をエツチングしてシリコン面を露出させ、
さらに酸化領域の周辺端部にいわゆるS OG (S 
pin On  G 1ass)と呼ばれるシリコン酸
化物を含んだ焼成形成用の紛縁膜形成用塗布液による酸
化膜を形成するものである。
〔作用〕
次に9本発明の詳細な説明する。酸化シリコン膜は熱酸
化により形成する場合、その熱酸化時間と膜厚との間に
次の関係があることが知られている。これは、酸化時間
が短い間はその時間に比例して増加し、長くなるとその
平方に比例するというものである。ここで、酸化膜厚が
時間に比例するのは、その膜厚が20nm以下の領域で
あることが知られている。本発明ではこの関係を適用す
る。
すなわち2選択酸化時に薄い酸化シリコン膜を形成した
シリコン基板上に化学気相成長法による酸化防止膜とし
ての窒化シリコン膜をホトエツチングによりパターン形
成した後、この窒化シリコン膜をマスクに薄い酸化シリ
コン膜をエツチングしてさらにシリコン基板の表面をあ
る深さまでエツチングする。さらに、このエツチングに
より露出したシリコン面、すなわち酸化領域の周端部と
窒化シリコン膜−薄い酸化シリコン膜−シリコンから成
る断面部による断差部分にSOGによる酸化シリコン膜
を形成する。そして9選択酸化としての熱酸化を行う。
すると、SOGによる酸化シリコン膜のある酸化領域の
周端部は熱酸化時の最初から厚い酸化膜になっているた
め、前述の酸化シリコン膜の熱酸化時間と膜厚の関係に
より酸化シリコン膜の成長速度は周端部以外の酸化領域
に比べてはるかに遅くなる。
ここで、酸化領域をシリコンの表面以下までエツチング
する目的は非酸化領域と酸化領域の境界に2選択酸化時
に酸化領域の周端部の酸化シリコン膜の成長が遅くなる
ように充分なSOG膜厚を得るための断差を形成するた
めである。通常、酸化防止膜としての窒化シリコン膜は
膜厚工00nm程度であるので、この窒化シリコン膜を
エツチングしてその断差部にSOGを形成しても、その
厚さは最大1100n程度と充分な厚さが得られない。
そこで、シリコンの表面以下までエツチングをする必要
がある。
本発明では、さらに以下の利点があることがわかる。シ
リコン表面のエツチング深さを選択酸化終了時の酸化シ
リコン膜の厚さになるようにすれば、最終的に全体とし
て非酸領域と酸化領域を平坦化することができる。
〔実施例〕
以下に本発明による実施例を第1図により説明する。第
1図(a)、(b)は従来例の第2図(a)。
(b)と同じ工程を経たものであり、シリコン基板1を
熱酸化により形成した薄い酸化シリコン膜2の上に化学
気相成長法による窒化シリコン膜3をパターン形成した
ものである。
続いて、窒化シリコン膜3をマスクにして薄い酸化シリ
コン膜2およびシリコン基板1の表面をエツチングする
。この様子を第2図(C)に示す。
このシリコン基板1をエツチングする深さは選択酸化後
の酸化シリコン膜22の厚さ以下にする必要がある。さ
らに、スピンナによりSOGを塗布。
焼成して酸化シリコン膜20を形成しく第2図(d )
)。
そして選択酸化用の熱酸化を行い、酸化領域に素子分離
に必要な厚い酸化シリコン膜22を形成する。
前にも述べたように、選択酸化時に酸化領域のシリコン
基板面をエツチングして、SOGによる厚い酸化シリコ
ン膜を酸化領域の周端部に形成することにより、第2図
(e)に示すように素子分離用の厚い酸化膜22の非酸
化領域へのはいりこみを低減させることができる。
〔発明の効果〕
以上説明したように、本発明によればシリコン基板の選
択酸化の際に酸化領域と非酸化領域との境界に形成され
る酸化シリコン膜のバーズビークが非酸化領域内に侵入
するのを押えることができる。
その結果、選択酸化における酸化領域の非酸化領域への
広がりを防ぎ、さらに非酸化領域にパターン形成した酸
化防止膜としての窒化シリコン膜から酸化領域の端部に
加わる力を低減させることができる。
【図面の簡単な説明】
第1図(、)〜(e)は本発明によるシリコン基板の選
択酸化工程の断面図。第2図(a)〜(c)は従来方法
によるシリコン基板の選択酸化工程の断面図である。 工:シリコン基板、2,22:酸化シリコン膜。 3:窒化シリコン膜、20:SOGによる酸化シリコン
膜、b、b’ :窒化シリコン膜の下へはいりこむベー
ズビークの長さ。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板上に熱酸化防止膜を形成し、ホトレジス
    ト等のエッチング用マスク材を用いて前記熱酸化防止膜
    を選択エッチングして前記マスク材を除去後、前記半導
    体基板を熱酸化するにあたり、前記熱酸化防止膜をマス
    クとして前記半導体基板の表面をエッチングして続いて
    焼成形成用の絶縁膜形成用塗布液を塗布することを特徴
    とする半導体装置の製造方法。
JP7333090A 1990-03-26 1990-03-26 半導体装置の製造方法 Pending JPH03274730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7333090A JPH03274730A (ja) 1990-03-26 1990-03-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7333090A JPH03274730A (ja) 1990-03-26 1990-03-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03274730A true JPH03274730A (ja) 1991-12-05

Family

ID=13515050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7333090A Pending JPH03274730A (ja) 1990-03-26 1990-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03274730A (ja)

Similar Documents

Publication Publication Date Title
US4292156A (en) Method of manufacturing semiconductor devices
KR100187678B1 (ko) 반도체 장치의 소자 분리막 형성방법
US4897365A (en) Reduced-beak planox process for the formation of integrated electronic components
JPS62290146A (ja) 半導体装置の製造方法
JPH03274730A (ja) 半導体装置の製造方法
JPS6387741A (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
KR0135031B1 (ko) 반도체 소자의 격리방법
JPH1050691A (ja) 半導体装置の製造方法
JPS6250979B2 (ja)
JP2570729B2 (ja) 半導体装置の製造方法
JPS62232143A (ja) 半導体装置の製造方法
JPS583244A (ja) 半導体装置の製造方法
JPH113886A (ja) 半導体装置の製造方法
JPH01136349A (ja) 半導体装置の素子間分離膜形成方法
JPS6339103B2 (ja)
JPS61219148A (ja) 半導体装置の製造方法
JPH03280429A (ja) 半導体装置の製造方法
JPS59175135A (ja) 半導体装置の製造方法
JPS63275137A (ja) 半導体装置の製造方法
JPH0427692B2 (ja)
JPH0148652B2 (ja)
JPS61102751A (ja) 半導体装置の製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPH03101249A (ja) 半導体装置の製造方法