JPH03278535A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH03278535A JPH03278535A JP2079244A JP7924490A JPH03278535A JP H03278535 A JPH03278535 A JP H03278535A JP 2079244 A JP2079244 A JP 2079244A JP 7924490 A JP7924490 A JP 7924490A JP H03278535 A JPH03278535 A JP H03278535A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg film
- bpsg
- heat
- treated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特に、
層間絶縁膜の形成方法に関する。
層間絶縁膜の形成方法に関する。
こ従来の技術〕
従来、多層配線の層間膜としては化学気相成長法による
絶縁膜を用いるものが提案されている。
絶縁膜を用いるものが提案されている。
また、化学気相成長法を用いた絶縁膜と塗布膜とを組合
せた層間膜も提案されて（・る。
せた層間膜も提案されて（・る。
上述の層間膜の形成方法としては次のようなものが一般
的である。まず、化学気相成長法により、拡散層、ゲー
ト電極、フィールド酸化膜上の全面に２０００人の酸化
膜３０３を形成し、ひきつづき、化学気相成長法により
５０００人のＢＰＳＧ膜２０４を形成する。しかる後、
９００℃の窒素雰囲気中において熱処理を行い、ＢＰＳ
Ｇ膜を平坦化し、ひきつづき、シリカフィルム３０５を
塗布する。さらに、通常のＰＲ工程により、開孔部のレ
ジストを除去した後、ＨＦ系のエツチング液により等方
性エツチングを行い連続してＣＦ、系のガスプラズマ中
において異方性二、ソチングを行う。次にレジストを除
去した後、スパッタリング法により全面に１μｍのアル
ミニウム膜３０９を形成し、ＰＲ工程により配線層を形
成する。
的である。まず、化学気相成長法により、拡散層、ゲー
ト電極、フィールド酸化膜上の全面に２０００人の酸化
膜３０３を形成し、ひきつづき、化学気相成長法により
５０００人のＢＰＳＧ膜２０４を形成する。しかる後、
９００℃の窒素雰囲気中において熱処理を行い、ＢＰＳ
Ｇ膜を平坦化し、ひきつづき、シリカフィルム３０５を
塗布する。さらに、通常のＰＲ工程により、開孔部のレ
ジストを除去した後、ＨＦ系のエツチング液により等方
性エツチングを行い連続してＣＦ、系のガスプラズマ中
において異方性二、ソチングを行う。次にレジストを除
去した後、スパッタリング法により全面に１μｍのアル
ミニウム膜３０９を形成し、ＰＲ工程により配線層を形
成する。
上述した従来の層間膜形成方法では、コンタクト孔開孔
のための等方性エツチングの際、塗布膜とＢＰＳＧ膜と
の間のエッチレートが大きく異なるため、エッチレート
の速い塗布膜に最適なエツチング液とエツチング時間を
選んだ場合、ＢＰＳＧ膜はほとんどエツチングされない
。従って、ゲート電極上のような塗布膜がほとんど残ら
ないような場所に設けらｈた開孔に対しては等方性エッ
チの効果がほとんど現れず、アルミニウムをスパッタし
た際のカバレッジが極めて悪くなるという欠点がある。
のための等方性エツチングの際、塗布膜とＢＰＳＧ膜と
の間のエッチレートが大きく異なるため、エッチレート
の速い塗布膜に最適なエツチング液とエツチング時間を
選んだ場合、ＢＰＳＧ膜はほとんどエツチングされない
。従って、ゲート電極上のような塗布膜がほとんど残ら
ないような場所に設けらｈた開孔に対しては等方性エッ
チの効果がほとんど現れず、アルミニウムをスパッタし
た際のカバレッジが極めて悪くなるという欠点がある。
本発明の半導体集積回路装置の製造方法は、下部電極形
成後に、化学気相成長法によりＢＰＳＧ膜を形成する工
程と、前記ＢＰＳＧ膜を熱処理して平坦化する工程と、
塗布膜を形成する工程と、再度ＢＰＳＧ膜を形成する工
程と、前記ＢＰＳＧ膜を熱処理して平坦化する工程とを
含む工程とを有している。
成後に、化学気相成長法によりＢＰＳＧ膜を形成する工
程と、前記ＢＰＳＧ膜を熱処理して平坦化する工程と、
塗布膜を形成する工程と、再度ＢＰＳＧ膜を形成する工
程と、前記ＢＰＳＧ膜を熱処理して平坦化する工程とを
含む工程とを有している。
上述した従来の層間膜形勢方法に対し、本発明において
は、平坦化のための塗布膜形成後に再度ＢＰＳＧ膜を形
成している。
は、平坦化のための塗布膜形成後に再度ＢＰＳＧ膜を形
成している。
次に本発明につき図面を参照して説明する。第１図は、
本発明の第１の実施例を説明するための工程手順を示し
た縦断面図である。
本発明の第１の実施例を説明するための工程手順を示し
た縦断面図である。
まず、化学気相成長法により、拡散層、ゲート電極、フ
ィールド酸化膜上の全面に１０００人の酸化膜１０３を
形成した後（第１図（ａ））、同様に気相成長法により
２０００人のＢＰＳＧ膜１０４を形成する（第１図（ｂ
））。ひきつづき、９００℃の窒素雰囲気中で熱処理を
行いリフローすることによりＢＰＳＧ膜を平坦化する。
ィールド酸化膜上の全面に１０００人の酸化膜１０３を
形成した後（第１図（ａ））、同様に気相成長法により
２０００人のＢＰＳＧ膜１０４を形成する（第１図（ｂ
））。ひきつづき、９００℃の窒素雰囲気中で熱処理を
行いリフローすることによりＢＰＳＧ膜を平坦化する。
さらに、平坦部で１０００人の膜厚を有するシリカ膜１
０５を塗布し、４００℃の熱処理を行う。その後、再度
、気相成長法により３００ＯＡのＥＰＳＧ膜１０６を形
成し、９００℃の窒素雰囲気中で熱処理を行いリフロー
する。
０５を塗布し、４００℃の熱処理を行う。その後、再度
、気相成長法により３００ＯＡのＥＰＳＧ膜１０６を形
成し、９００℃の窒素雰囲気中で熱処理を行いリフロー
する。
次に、ホトレジスト１０７を塗布し、所定の位置に開孔
を設けるために露光を行い、ひきつづいてＨＦ系のエツ
チング液により等方性エツチングを行う。連続して、Ｃ
Ｆ、系のガスプラズマ中におし・て異方性エツチングを
行い、コンタクト孔１０８を設けた後、ホトレジストを
除去する。
を設けるために露光を行い、ひきつづいてＨＦ系のエツ
チング液により等方性エツチングを行う。連続して、Ｃ
Ｆ、系のガスプラズマ中におし・て異方性エツチングを
行い、コンタクト孔１０８を設けた後、ホトレジストを
除去する。
最後に、スパッタリング法によりＢＰＳＧ膜とコンタク
ト孔の全面に１μｍのアルミニウム層１０９を形成し、
ＰＲ工程により配線層を形成する。
ト孔の全面に１μｍのアルミニウム層１０９を形成し、
ＰＲ工程により配線層を形成する。
本実施例によれば、ウェットエツチングによる等方性エ
ッチを行う膜がＢＰＳＧ膜であるため、開孔の位置によ
らず同様のエツチング量が得られコンタクトのカバレッ
ジが改善される。
ッチを行う膜がＢＰＳＧ膜であるため、開孔の位置によ
らず同様のエツチング量が得られコンタクトのカバレッ
ジが改善される。
第２ヌは本発明の第２の実施例を説明するための縦断面
図である。
図である。
この実施例は、第１の実施例に対し塗布膜を形成した後
にエッチバックを行う点と、コンタクト孔を開孔した後
に熱処理を行う点で異なる内容を持つ。
にエッチバックを行う点と、コンタクト孔を開孔した後
に熱処理を行う点で異なる内容を持つ。
第２図（ａ）に示すように、第１の実施例と同様にＥＰ
ＳＧ膜を成長した後平坦部で１（１００人のシリカ膜２
０６を塗布し、４００℃の熱処理を行い、さらに、ＣＦ
Ａ系のカスプラズマ中においてエッチバックを行うこ
とにより突部のシリカ膜を除去する。そして、再度気相
成長法によりＢＰＳＧ膜を形成し、９００℃の窒素雰囲
気中でリフローを行う。
ＳＧ膜を成長した後平坦部で１（１００人のシリカ膜２
０６を塗布し、４００℃の熱処理を行い、さらに、ＣＦ
Ａ系のカスプラズマ中においてエッチバックを行うこ
とにより突部のシリカ膜を除去する。そして、再度気相
成長法によりＢＰＳＧ膜を形成し、９００℃の窒素雰囲
気中でリフローを行う。
次に、ホトレジストを用いたＰＲ工程により、開孔を設
け、ＨＦ系のエツチング液により等方性エッチを行い、
ひきつづき、ＣＦ４系のガスプラズマ中で異方性エツチ
ングを行う。
け、ＨＦ系のエツチング液により等方性エッチを行い、
ひきつづき、ＣＦ４系のガスプラズマ中で異方性エツチ
ングを行う。
さらに、ホトレジストを除去した後、８５０℃の窒素雰
囲気中で熱処理を行う。最後にスパッタリング法により
ＥＰＳＧ膜とコンタクト孔の全面に１μｍのアルミニウ
ム層を設け、ＰＲ工程により配線層を形成する。
囲気中で熱処理を行う。最後にスパッタリング法により
ＥＰＳＧ膜とコンタクト孔の全面に１μｍのアルミニウ
ム層を設け、ＰＲ工程により配線層を形成する。
本実施例によれば、シリカ塗布後にエッチバッりを施し
ているため第１の実施例に比較して全体の層間膜膜厚が
薄くなり、特に底部のコンタクトの厳しさが緩和され、
また開孔後に熱処理を施しているため、コンタクト孔の
形状が改善され、アルミニウム層のカバレッジが良くな
るという利点がある。
ているため第１の実施例に比較して全体の層間膜膜厚が
薄くなり、特に底部のコンタクトの厳しさが緩和され、
また開孔後に熱処理を施しているため、コンタクト孔の
形状が改善され、アルミニウム層のカバレッジが良くな
るという利点がある。
以上説明したように、ＢＰＳＧ膜を成長した後に塗布膜
を形成し、さらにＢＰＳＧ膜を成長することにより、コ
ンタクト孔開孔の際に形状が改善できるという効果があ
る。
を形成し、さらにＢＰＳＧ膜を成長することにより、コ
ンタクト孔開孔の際に形状が改善できるという効果があ
る。
第１図（ａ）〜（「）および第２図（ａ）〜（ｂ）はそ
れぞれ本発明の第１の実施例および第２の実施例を説明
するための工程順に配置した半導体チップの縦断面図、
第３図は従来例を説明するための半導体チップの縦断面
図である。 １０１・・・・・・シリコン基板、１０２・・・・・・
ゲート電極、１０３，２０３，３０３・・・・・・シリ
コン酸化膜、１０４、 １０６． ２０４． ２０６．
３０４・・・・・ＢＰＳＧ膜、１０５，２０５，３０
５・・・・・・シリカ、１０７・・・・・・ホトレジス
ト、ｌＯ８・・・・・・開孔部、１０９．２０９，３０
９・・・・・・アルミニウム層。
れぞれ本発明の第１の実施例および第２の実施例を説明
するための工程順に配置した半導体チップの縦断面図、
第３図は従来例を説明するための半導体チップの縦断面
図である。 １０１・・・・・・シリコン基板、１０２・・・・・・
ゲート電極、１０３，２０３，３０３・・・・・・シリ
コン酸化膜、１０４、 １０６． ２０４． ２０６．
３０４・・・・・ＢＰＳＧ膜、１０５，２０５，３０
５・・・・・・シリカ、１０７・・・・・・ホトレジス
ト、ｌＯ８・・・・・・開孔部、１０９．２０９，３０
９・・・・・・アルミニウム層。
Claims (3)
- （１）半導体集積回路装置の製造方法において、下部電
極形成後に、化学気相成長法により、ＢＰＳＧ膜を形成
する工程と、前記ＢＰＳＧ膜を熱処理して平坦化する工
程と、塗布膜を形成する工程と、再度絶縁膜を形成する
工程とを含むことを特徴とする半導体集積回路装置の製
造方法 - （２）前記絶縁膜が、シリコン酸化膜または不純物含む
シリコン酸化膜である請求項１記載の半導体集積回路装
置の製造方法 - （３）前記不純物がリン、ボロン、ヒ素またはこれらの
組合せである請求項１記載の半導体集積回路装置の製造
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079244A JPH03278535A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079244A JPH03278535A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278535A true JPH03278535A (ja) | 1991-12-10 |
Family
ID=13684446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079244A Pending JPH03278535A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278535A (ja) |
-
1990
- 1990-03-28 JP JP2079244A patent/JPH03278535A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522531A (ja) | 半導体基板上の構造物を選択的にプラズマエッチングするための方法 | |
| JP2809087B2 (ja) | 配線形成方法 | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP3722610B2 (ja) | 半導体装置の製造方法 | |
| US5804515A (en) | Method for forming contact holes of semiconductor device | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH08330428A (ja) | 半導体装置のコンタクトホールの形成方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JP2978680B2 (ja) | 半導体装置の製造方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| KR100256237B1 (ko) | 콘택홀 형성방법 | |
| JPS63177523A (ja) | コンタクトホ−ル形成方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPH05335297A (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 |