JPH03286339A

JPH03286339A - シーケンサの誤り検出装置

Info

Publication number: JPH03286339A
Application number: JP2088855A
Authority: JP
Inventors: Takashi Hattori; 孝服部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-04-03
Filing date: 1990-04-03
Publication date: 1991-12-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、マイクロプログラム制御方式の命令実行制
御装置に用いられるシーケンサの課り検出に関するもの
である。

［従来の技術］マイクロプログラム制御方式の命令実行制御装置におい
て、シーケンサはマイクロ命令列を格納したマイクロプ
ログラム記憶装置にアドレスを出力してマイクロ命令の
実行の実行順序を決めている。もしシーケンサが誤動作
して間違ったアドレスを出力すると、マイクロ命令の実
行舶序か狂い演算処理に多くの悪影響を与える。これを
防ぐために、従来はシーケンサを２重に持ち１両者のア
製品ヨ（＾ｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉｃｅ
社、＾ｍ２９ｃ３００／２９３００１９８８　　データ
ブック）の２−１２ページに記載された従来のシーケン
サの誤り検出装置を示した図である。図において（１）
はマスク動作をするシーケンサ、（２）はシーケンサ（
１）と同等の動作をするスレーブシーケンサ、（３）は
マイクロプログラム用のアセンブラ・リンカによって生
成されたマイクロ命令列を格納しているマイクロプログ
ラム記憶装置、　（４）はシーケンサ（１）とスレーブ
シーケンサ（２）のアドレス出力を比較する比較器、（
５）はシーケンサ（１）のアドレス出力に対し任意ビッ
ト数のパリティデータを生成するパリティジェネレータ
（６）はシーケンサ（１）のアドレス出力とパリティジ
ェネレータ（５）のパリティ出力を入力として、シーケ
ンサ（１）のアドレス出力のパリティチェックをするパ
リティチエッカ、（７）はマイクロプログラム記憶装置
（３）から出力されるマイクロ命令を一時保持し、マイ
クロプログラム制御方式の他の演算処理装置を構成する
回路にそのマイクロ命令の内容を伝えるマイクロプログ
ラム・レジスタ、（８）はマイクロプログラム・レジス
タ（７）に保持されるマイクロ命令の構成の一部で、シ
ーケンサ（１）とスレーブシーケンサ（２）のファンク
ションを制御するシーケンサ制御フィールド、（９）は
比較器（４）の結果を図示しない復旧手段に知らせる信
号線、　（１０）はパリティチエッカ（６）の結果を図
示しない復旧手段に知らせる信号線である。

第４図は従来のマイクロ命令列の生成手順を示した図で
ある。図において、　（１１）はマイクロプログラムの
ソース・プログラム、　（１２）はマイクロプログラム
用のアセンブラ、　（１３）はマイクロプログラム用の
リンカ、　（１４）はマイクロ命令列、　　（１５）は
マイクロプログラム記憶装置（３）にマイクロ命令列（
１４）をロードするローダである。

次に動作を説明する。第３図で、シーケンサ（１）を以
下、説明の都合上、マスタシーケンサ（１）と呼ぶ。マ
イクロプログラム・レジスタ（７）に保持されたマイク
ロ命令が現在実行中のマイクロ命令（以下、カレントマ
イクロ命令と呼ぶ）としてマイクロプログラム制御方式
の他の演算処理回路に伝えられ２種々の演算が実行され
る。同時にカレントマイクロ命令を構成するフィールド
の一部である／−ケンサ制御フィールド（８）の内容が
マスタシーケンサ（１）とスレーブシーケンサ（２）に
伝えられるさらにマスタシーケンサ（１）はシーケンサ
制御フィールド（８）の内容により９次に実行すべきマ
イクロ命令（以下、ネクスト　マイクロ命令と呼ぶ）が
格納されているアドレス（以下、ネクスト　アドレスと
呼ぶ）を定めてマイクロプログラム記憶装置（３）に出
力する。これによりネクスト　マイクロ命令が読み出さ
れ、マイクロプログラム・レジスタ（７）に保持される
。この動作を繰り返すことでマイクロ命令が順次実行さ
れていく。

一方、マスタシーケンサ（１）とスレーブシーケンサ（
２）の両者の出力子クストアドレスは比較１　（４）に
より、不一致であればシーケンサエラーとして検出され
る。またマスタシーケンサ（１）の出力のネクスト　ア
ドレスとパリティジェネレータ（５）の出力とはパリテ
ィチエッカ（６）によりチエツクされ、伝送上の誤りも
含めてエラーを検出する。

マイクロ命令列（１４）の生成手順を説明する。第４図
で、マイクロプログラムのソース　プログラムするため
のアドレスが与えられ、必要に応じて並び変えられてマ
イクロ命令列が得られる。これがローダで上記記憶装置
に格納される。

［発明が解決しようとする課題］従来のシーケンサの誤り検出装置は以上のように構成さ
れているため、シーケンサを２重に持ったり、比較器、
パリティジェネレータが必要で１回路が複雑になり、動
作遅れも生じた。

上記課題を解決するために１例えば第５図に示す特開昭
６３−２２０３３０のような回路がある。シーケンサを
２重に持つことをやめ、簡略にすることは同じであるが
９分岐してくるプログラム　ステップか否かだけを見る
チエ、リ　ビット　を付加するだけであり、チエ、りは
不十分である。詳しく述べれば、この例では分岐してく
ることがないプログラム　ステップには例えば０１１分
岐てくることがあるプログラム　ステップには１を付け
、このチエツク　ビットと、逐次アドレスか分岐命令か
の検出ピントとの比較をしているので１例えば逐次アド
レス実行時に誤って他の逐次アドレスにとんでも検出が
できない。この逆の７分岐ア□ドレス実行時に誤って他
の分岐アドレスにとんだ場合も検出ができない。一般に
は逐次アドレスのプログラムステップが多く、単に動作
チエツクのビット検出では不都合である。

この発明は上記のような課題を解決するためになされた
もので９回路を簡略にしなから、誤りを早い時点で精度
よく、伝送誤りも含めて検出可能にするシーケンサの誤
り検出装置を得ることを目的とする。

１課題を解決するための手段］この発明に係わるシーケンサの誤り検出装置は。

メモリ内容として７実行命令と制御フィールドの他に２
分岐を含んで次に実行される命令が格納されるアドレス
のパリティデータを付加した実行命令列を格納するよう
にし、命令読みだし時に得られる次アドレスのパリティ
データとシーケンサが出力する次に実行するアドレスの
値とでパリティチェックするようにした。

［作用］この発明においては、シーケンサが次アドレスを読み出
した時点で、現在実行中の命令に含まれる次アドレスの
パリティデータとの比較でエラーが検出される。

［発明の実施例］第１図はこの発明の実施例の回路図である。図において
、　（１６）はマイクロ命令列を構成する各命令の付加
フィールドで、シーケンサ（１）が出力する次アドレス
のパリティデータを収容していて１分岐がある場合には
複数のアドレス対応のパリティデータを持っている。

第２図はこの発明によるマイクロ命令列の生成を説明す
る図である。第２図において、　（１７）はりンカ（１
３）でそれぞれのマイクロ命令にアドレスが割り付けら
れたときのアドレス割り付は情Ｊ（１８）はアドレス割
り付は情報（１７）からマイクロ命令の次アドレスのパ
リティを算出手段、　（＋９）はパリティ算出手段（１
８）の出力をマイクロ命令に付加する手段、　　（２０
）はネタスト　パリティ　フィールド（１６）を持つマ
イクロ命令列である。

この動作を説明する。マイクロ命令列の生成動作で従来
例と違うのはネクスト　パリティ　フィールド（１６）
の付加動作である。ネクスト　アドレスパリティ算出手
段（１８）はアドレス割り付は情報（１７）により２個
々のマイクロ命令毎にネクスト　アドレスを１１１断し
てパリティを算出する。この算出結果を、マイクロ命令
付加手段（＋９）が従来のマイクロ命令列生成手段によ
り作られたマイクロ命令列（Ｉ４）に付加（マージ）す
る。この結果、ネクストパリティ　フィールド（１６）
を持つマイクロ命令列（２０）が得られる。マイクロプ
ログラムが多方向分岐する場合には１個々のマイクロ命
令のネタストアドレスが１つに確定できないが９例えば
４方向分岐であれば最大４つのネクスト　パリティ　フ
ィールド（１６）を個々のマイクロ命令に用意すればよ
い。

次に命令実行時の動作を説明する。第１図において、マ
イクロプログラム　レジスタ（ア）に読み出されたカレ
ント　マイクロ命令に従い、他の演算処理回路は演算を
していく。読み出されたカレントマイクロ命令内のシー
ケンサ制御フィールド（８）の内容がシーケンサ（１）
に伝えられ、シーケンサ（１）からネクスト　アドレス
が得られる。次いでこる。この命令がマイクロプログラ
ム　レジスタ（７）に設定されてカレント　マイクロ命
令となる。以後この動作を繰り返し、マイクロ命令が順
次実行されていく。　ここでマイクロプログラム　レジ
スタ（７）に読み出されたカレント　マイクロ命令内の
ネクスト　パリティフィールド（１６）の内容がパリテ
ィチエッカ（６）に与えられ、同時にカレント　マイク
ロ命令内のシーケンサ制御フィールドで定マるシーケン
サ（１）の出力のネクスト　アドレスのデータもパリテ
ィチエッカ（６）に伝えられる。

従来例ではマスタシーケンサ（１）からのネクスト　ア
ドレスに対しパリティデータ　を生成しているため１間
違ったネクスト　アドレス出力に対しても有効なパリテ
ィデータが生成されてしまう。本実施例では、事前にネ
クスト　アドレス　パリティ算出手段（１８）で用意さ
れたネクスト　パリティ　フィールド（１６）と比較す
るので、このような場合でも正しく検出ができる。

さらに、シーケンサ（１）からネクスト　アドレスが読
み出された時点で検出が可能であるので、ネクスト　マ
イクロ命令が実行される前に動作を止められる。従来の
他の例では、マイクロプログラム　レジスタ　に実行命
令が読み出されてからエラーが検出される方式があるが
、これでは命令が実行されてしまうので、復旧処理が複
雑になるか、または不可能になる危険性がある。

更に従来例でも同じだが、伝送エラーも検出できる。

４方向、８方向分岐等、多方向分岐の場合でもシーケン
サ（１）の出力のネクスト　アドレスとネクスト　パリ
ティ　フィールドの対応パリティをチエツクすることで
エラー検出ができる。

［発明の効果］以上のように、この発明によれば、ネタスト　アドレス
パリティ算出手段で用意されたパリティフィールドによ
り、パリティ　チエッカでの誤り検出を可能としたので
、検出のための回路量を小さく出来、また早い時期に検
出できる効果がある。

【図面の簡単な説明】

第１図はこの発明の１実施例であるシーケンサの誤り検
出装置を示すブロック図、第２図は実施例で用いられる
マイクロ命令列の生成手順を示す概念図、第３図は従来
のシーケンサの誤り検出装置を示すブロック図、第４図
は従来例で用いられるマイクロ命令列の生成手順を示す
概念図、第５図は他の従来例であるシーケンス制御回路
図である。図において、（１）はシーケンサ、（３）はマイクロプ
ログラム記憶装置、（６）はパリティ　チエッカ、（ア
）はマイクロプログラム　レジスタ、　（１６）はネタ
ストパリティ　フィールド、　　（１８）はネタスト　
アドレスパリティ算出手段、　　（１９）はネクスト　
パリティ　フィールド付加手段、　（２０）はマイクロ
命令列である図中、同一符号は同一、または相当部分を
示す。

Claims

【特許請求の範囲】

プログラム制御方式の命令実行制御装置において、メモ
リ内容として、分岐を含む次に実行される命令が格納さ
れるアドレスのパリティデータが付加された命令列を格
納するプログラム記憶装置と、上記記憶装置に命令格納
時に上記パリティデータを生成格納する手段と、上記記
憶装置より読み出された命令を一時保持する手段と、次
に実行すべきアドレスを上記記憶装置に出力するシーケ
ンサと、上記読み出された命令に含まれる上記パリティ
データと上記シーケンサが出力する次に実行すべきアド
レスの値を用いてパリティチェックする手段を設けたこ
とを特徴とするシーケンサの誤り検出装置。