JPS6231444A - 擬似障害発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ処理装置に於ける擬似障害発生方式に関
する。

艷兄亘Ｉ 従来、データ処理装置においては、ハードウェア障害処
理の評価を行うに際して擬似障害を発生させて障害処理
を行う方式がある。かかる障害発生の手段としてマイク
ロ命令により擬似障害を発生させる方法があった。

かかる方法によれば、マイクロプログラム中の任意のス
テップのマイクロ命令に擬似障害を発生させるマイクロ
命令を埋込み、データ処理装置が動作中にそのステップ
が実行されると擬似障害が発生し障害処理が行われるも
のであった。しかしこの方式では、そのステップに至る
までのソフトウェア命令シーケンス、マイクロプログラ
ムシーケンス、その他のハードウェアの条件等を指定す
　　　　シ、ることが出来ないという欠点がある。

発明の目的 本発明の目的は、擬似障害発生に至るまでのソフトウェ
ア命令シーケンス、マイクロプログラムシーケンス及び
その他のハードウェア等の条件を指定することができ、
複雑な条件下でも擬似障害テストが容易に可能な擬似障
害発生方式を提供することである。

発明の構成 本発明による擬似障害発生方式は、マイクロプログラム
制御によるデータ処理装置におけるハードウェア障害処
理の評価を行うための擬似障害発生方式であって、前記
マイクロプログラムの制御に従って用いられる各種デー
タを予め所定順序に基づいて格納したデータ格納手段と
、前記データ処理装置から導出される各種データを前記
データ格納手段からの導出データと比較して両者が一致
する毎に前記データ格納手段から導出するデータを順次
更新して導出する手段とを設け、最後の比較データ間で
一致が検出されたときに擬似障害の発生を行うようにし
たことを特徴としている。

実施例 次に、本発明について図面を参照して説明する。

第１図は本発明の実施例のブロック図である。

データ処理装置１はマイクロプログラムにより制御され
、制御に従って用いられるオペランドアクセスアドレス
値、マイクロプログラムのシーケンスを示すマイクロ命
令アドレスおよびソフトウェア命令の命令コードを送出
する様に構成されている。

記憶回路２はデータ処理装置１から送出される較データ
２２を蓄えており選択コード２１は選択回路３へ、比較
データ２２は比較回路４へ夫々送られる。また記憶回路
２の各ワードにはそのワードの選択コードおよび比較デ
ータが最後のデータか否かを示す制御ビット２３が設け
られており、その出力は制御回路５へ送られる。

選択回路３はデータ処理装置１から選ばれたオペランド
アドレス値、マイクロ命令アドレス、ソフトウェア命令
コードの３種類のデータを入力とし、記憶回路２の選択
コードにより示されるデータを選択出力して比較回路４
へ送出する。比較回路４は選択回路３および記憶回路２
の比較データを入力として比較し、その比較結果を出力
して制御回路５に送出する。

制御回路５は比較回路４から一致信号が送られて来ると
、記憶回路２の制御ビットが最終のワードを示していな
ければレジスタ７に対し次のワードを示す様更新信号を
出力する。また、制御ビットが最終のワードであること
を示していると、擬似障害発生回路８に対し擬似障害（
以下擬障と略す）を起す指示を出すと共に、レジスタ７
に対しクリア指示を出し記憶回路２の先頭のワードを示
す様にする。

デコーダ６はデータ処理装置１のマイクロ命令をデコー
ドし、レジスタ７のクリアを行うマイクロ命令が実行さ
れるとレジスタ７に対しクリア指示を出す。レジスタ７
は記憶回路２のワードを示すアドレスを蓄えデコーダ６
および制御回路５により制御される。

擬障発生回路８は制御回路５からの指示信号によりデー
タ処理装置内のエラーフラグをセットし擬障を発生させ
る。エラーフラグがセットされるとそのデータ処理装置
に本来具備されている障害処理が実行される。

次に本発明の動作について第２図に示す様な処理を例に
とり順を追って説明する。ここで擬障を発生させる際の
条件が次の様な場合を考える。ソフトウェア命令がＡ命
令〜Ｂ命令の順で出現し、Ｂ命令でＣ番地のオペランド
をアクセスした後、８３番地のマイクロ命令アドレスを
実行したときに擬障を起すものとする。このとき記憶回
路２には第３図に示す様なデータが予め格納されている
ものとする。第３図における選択コード２１および制御
ビット２３の意味は第４図（Ａ）、（Ｂ）に夫々示す通
りである。

第２図のシーケンスにおいて、Ａ−Ｄ→Ｅ−）Ｂはソフ
トウェア命令のシーケンスを示し、Ｂ１→Ｂ２→Ｂ３は
Ｂ命令におけるマイクロ命令シーケンスを示している。

Ａ命令が実行される際、データ処理装置１からはソフト
ウェア命令コード゛Ａ″が出力され選択回路３に入力さ
れる。記憶回路２からは先頭のワードに格納されている
選択コード＋＋　００　ｕおよび比較データ“Ａ′′が
出力され選択回路３から出力されるデータ“Ａ″と共に
比較回路４に入力される。比較回路４からは一致信号が
制御回路５に送られ、さらに制御回路５はレジスタ７に
更新信号を送り次のワードを示す様にする。

次にＤ命令が実行されると、データ処理装置１からはソ
フトウェア命令コード“Ｄ　１１が出力され、前述と同
様のバスを通じて比較回路４に、記憶回路２から送られ
た比較データ゛Ｂ″と共に入力される。よってこのとき
比較結果は不一致となり制御回路５およびレジスタ７は
動作しない。次のＥ命令も同様である。

さらにＢ命令が実行されると、比較回路４で再び一致信
号が送出され制御回路５によりレジスタ７、が更新され
次のワードのデータが出力される。

この様に処理が進みＢ命令の中のマイクロ命令アドレス
Ｂ２においてオペランドアドレス″″Ｃ”の一致、さら
にアドレスＢ３においてマイクロ命令アドレス“’１３
３°′の一致が検出される。このとき記憶回路２から出
力されているワードの制御ビットは１″であり、従って
制御回路５からは擬障発生回路８に対し擬障発生指示が
出される。擬障発生回路８は本指示によりデータ処理装
置１のエラーフラグをセットし擬障が発生するのである
。

この様に複雑な条件下での擬障発生も記憶回路２へ条件
を満すデータを格納しておくことにより自由に発生させ
ることが可能となる。

°発明の詳細 な説明したように、本発明によれば、データ処理装置か
ら得られる各種データを予め用意した比較データと比較
し、両者が一致する毎に比較データを順次更新してＲ後
の比較データとの間で一致が検出されたときに擬障を発
生させることにより、複雑な条件下における擬障テスト
が容易に可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の動作説明のためのソフトウェア命令フローおよびマイ
クロ命令フローを示す図、第３図は第１図の記憶回路３
の格納内容を示す図、第４図（Ａ＞、（Ｂ）は第３図の
選択コードおよび制御ビットの内容を夫々示す図である
。 主要部分の符号の説明 １・・・・・・データ処理装置 ２・・・・・・記憶回路 ３・・・・・・選択回路 ４・・・・・・比較回路 ５・・・・・・制御回路 ６・・・・・・デコーダ ７・・・・・・レジスタ

Claims (1)

【特許請求の範囲】
1. マイクロプログラム制御によるデータ処理装置における
   ハードウェア障害処理の評価を行うための擬似障害発生
   方式であって、前記マイクロプログラムの制御に従つて
   用いられる各種データを予め所定順序に基づいて格納し
   たデータ格納手段と、前記データ処理装置から導出され
   る各種データを前記データ格納手段からの導出データと
   比較して両者が一致する毎に前記データ格納手段から導
   出するデータを順次更新して導出する手段とを設け、最
   後の比較データ間で一致が検出されたときに擬似障害の
   発生を行うようにしたことを特徴とする擬似障害発生方
   式。