JPH033183B2 - - Google Patents
Info
- Publication number
- JPH033183B2 JPH033183B2 JP17060879A JP17060879A JPH033183B2 JP H033183 B2 JPH033183 B2 JP H033183B2 JP 17060879 A JP17060879 A JP 17060879A JP 17060879 A JP17060879 A JP 17060879A JP H033183 B2 JPH033183 B2 JP H033183B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- vehicle speed
- counter
- gate
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
Description
【発明の詳細な説明】
本発明は、デジタル表示式車速計に係り、特
に、車速に比例して発生される車速パルスを一定
ゲート時間計数する車速カウンタと、該車速カウ
ンタの出力に応じた表示値を記憶する表示レジス
タと、該表示レジスタの内容を表示する表示器を
備えたデジタル表示式車速計の改良に関する。
に、車速に比例して発生される車速パルスを一定
ゲート時間計数する車速カウンタと、該車速カウ
ンタの出力に応じた表示値を記憶する表示レジス
タと、該表示レジスタの内容を表示する表示器を
備えたデジタル表示式車速計の改良に関する。
一般に、車両等の走行速度をデジタル表示する
デジタル表示式車速計は、プロペラシヤフト或い
は車輪等の回転に応じて、車速に比例して発生さ
れる車速パルスを、一定ゲート時間計数する車速
カウンタと、車速カウンタが計数している間、該
車速カウンタの前回の計数値を表示値として記憶
している表示レジスタと、該表示レジスタの内容
を表示する表示器とを備えている。このデジタル
表示式車速計によれば、車両速度が常時表示器に
デジタル表示されるという特徴を有するが、従来
は、車速カウンタの出力を表示値として表示レジ
スタに記憶し、表示器により繰り返し表示するよ
うにしていたため、表示の書き換えサイクルがほ
ぼ一定ゲート時間毎となり、走行状態から停止し
た場合には、停止したにも拘らず、ゲート時間の
関係から表示がすぐには０とはならず、違和感が
あつた。即ち、一例として車速パルスが0.5Km／
ｈ／パルスの場合、ゲート時間が0.28秒である
と、ゲート開始直後に車速パルスが入力された後
車両が停止した場合には、車両が停止したにも拘
らず、ゲート時間の約２倍の時間0.56秒間、表示
速度が０Km／ｈとなるのが遅れてしまう。
デジタル表示式車速計は、プロペラシヤフト或い
は車輪等の回転に応じて、車速に比例して発生さ
れる車速パルスを、一定ゲート時間計数する車速
カウンタと、車速カウンタが計数している間、該
車速カウンタの前回の計数値を表示値として記憶
している表示レジスタと、該表示レジスタの内容
を表示する表示器とを備えている。このデジタル
表示式車速計によれば、車両速度が常時表示器に
デジタル表示されるという特徴を有するが、従来
は、車速カウンタの出力を表示値として表示レジ
スタに記憶し、表示器により繰り返し表示するよ
うにしていたため、表示の書き換えサイクルがほ
ぼ一定ゲート時間毎となり、走行状態から停止し
た場合には、停止したにも拘らず、ゲート時間の
関係から表示がすぐには０とはならず、違和感が
あつた。即ち、一例として車速パルスが0.5Km／
ｈ／パルスの場合、ゲート時間が0.28秒である
と、ゲート開始直後に車速パルスが入力された後
車両が停止した場合には、車両が停止したにも拘
らず、ゲート時間の約２倍の時間0.56秒間、表示
速度が０Km／ｈとなるのが遅れてしまう。
このような欠点を解消するべく、車両の走行状
態に応じてゲート時間や表示の書き換えサイクル
を変化させることも考えられるが、車両の走行状
態を検知する加速度センサ等が必要となるだけで
なく、信号の後処理が複雑となり、実用化困難で
あつた。
態に応じてゲート時間や表示の書き換えサイクル
を変化させることも考えられるが、車両の走行状
態を検知する加速度センサ等が必要となるだけで
なく、信号の後処理が複雑となり、実用化困難で
あつた。
本発明は、前記従来の欠点を解消するべく、な
されたもので、走行状態から停止した場合に、異
和感のない良好な表示を得ることができるデジタ
ル表示式車速計を提供することを目的とする。
されたもので、走行状態から停止した場合に、異
和感のない良好な表示を得ることができるデジタ
ル表示式車速計を提供することを目的とする。
本発明は、車速に比例して発生される車速パル
スを一定ゲート時間計数する車速カウンタと、該
車速カウンタの出力に応じた表示値を記憶する表
示レジスタと、該表示レジスタの内容をデジタル
表示する表示器を備えたデジタル表示式車速計に
おいて、車速パルスの発生間隔が所定時間以上と
なつたとき、一定ゲート時間計測した車速パルス
に基づく表示より優先して表示レジスタの内容と
ともに前記車速カウンタの内容を強制的に０にす
る零表示判定回路と、電源オン時に、前記車速カ
ウンタ、表示レジスタ及び零表示判定回路に対し
て初期リセツトを指令するタイミング発生回路を
設けることにより、前記目的を達成したものであ
る。
スを一定ゲート時間計数する車速カウンタと、該
車速カウンタの出力に応じた表示値を記憶する表
示レジスタと、該表示レジスタの内容をデジタル
表示する表示器を備えたデジタル表示式車速計に
おいて、車速パルスの発生間隔が所定時間以上と
なつたとき、一定ゲート時間計測した車速パルス
に基づく表示より優先して表示レジスタの内容と
ともに前記車速カウンタの内容を強制的に０にす
る零表示判定回路と、電源オン時に、前記車速カ
ウンタ、表示レジスタ及び零表示判定回路に対し
て初期リセツトを指令するタイミング発生回路を
設けることにより、前記目的を達成したものであ
る。
以下、図面を参照して、本発明の実施例を詳細
に説明する。本実施例は、第１図に示す如く、車
軸の回転に応じて、車速に比例して発生される車
速パルス１００を、ゲート信号１０１により
ANDゲート１０が開かれている一定ゲート時間
計数する車速カウンタ１２と、該車速カウンタ１
２の出力信号１０７に対応する表示値を記憶する
表示レジスタ１４と、該表示レジスタ１４の内容
１０８を表示する、螢光表示管、プラズマデイス
プレイ、液晶、発光ダイオード等からなる表示器
１６とを備えたデジタル表示式車速計において、
車速パルス１００の発生間隔が所定時間以上とな
つたとき、前記表示レジスタ１４及び車速カウン
タ１２の内容を強制的に０にリセツトする零表示
判定回路１８と、電源オン時に、車速カウンタ１
２、表示レジスタ１４、零表示判定回路１８など
に対して初期リセツトを指令するタイミングパル
ス発生回路２０を設けたものである。図におい
て、２０は、ゲートオンタイミングが車速パルス
１００の立上りと同期した、車速カウンタ１２の
計数時間を決める一定ゲート信号１０１を前記
ANDゲート１０に出力し、計数後に、車速カウ
ンタ１２の計数値を表示レジスタ１４に入力させ
るに適したタイミングで、ラツチ信号１０２を表
示レジスタ１４に出力すると共に、出力後、車速
カウンタ１２の計数値を０に戻すリセツト信号１
０３を、ORゲート２２を介して車速カウンタ１
２に出力し、更に、電源オン時に、初期設定のた
めの初期設定信号１０４を出力するタイミングパ
ルス発生回路であり、又、前記零表示判定回路１
８出力の零表示信号１０５は、ORゲート２４を
介して前記表示レジスタ１４及び車速カウンタ１
２のリセツト端子に入力するようにされている。
に説明する。本実施例は、第１図に示す如く、車
軸の回転に応じて、車速に比例して発生される車
速パルス１００を、ゲート信号１０１により
ANDゲート１０が開かれている一定ゲート時間
計数する車速カウンタ１２と、該車速カウンタ１
２の出力信号１０７に対応する表示値を記憶する
表示レジスタ１４と、該表示レジスタ１４の内容
１０８を表示する、螢光表示管、プラズマデイス
プレイ、液晶、発光ダイオード等からなる表示器
１６とを備えたデジタル表示式車速計において、
車速パルス１００の発生間隔が所定時間以上とな
つたとき、前記表示レジスタ１４及び車速カウン
タ１２の内容を強制的に０にリセツトする零表示
判定回路１８と、電源オン時に、車速カウンタ１
２、表示レジスタ１４、零表示判定回路１８など
に対して初期リセツトを指令するタイミングパル
ス発生回路２０を設けたものである。図におい
て、２０は、ゲートオンタイミングが車速パルス
１００の立上りと同期した、車速カウンタ１２の
計数時間を決める一定ゲート信号１０１を前記
ANDゲート１０に出力し、計数後に、車速カウ
ンタ１２の計数値を表示レジスタ１４に入力させ
るに適したタイミングで、ラツチ信号１０２を表
示レジスタ１４に出力すると共に、出力後、車速
カウンタ１２の計数値を０に戻すリセツト信号１
０３を、ORゲート２２を介して車速カウンタ１
２に出力し、更に、電源オン時に、初期設定のた
めの初期設定信号１０４を出力するタイミングパ
ルス発生回路であり、又、前記零表示判定回路１
８出力の零表示信号１０５は、ORゲート２４を
介して前記表示レジスタ１４及び車速カウンタ１
２のリセツト端子に入力するようにされている。
前記零表示判定回路１８は、車速パルス１００
及び前記タイミングパルス発生回路２０出力の初
期設定信号１０４の論理和を出力するORゲート
３０と、前記タイミングパルス発生回路２０出力
のクロツクパルス信号１０６により、車速パルス
１００の発生間隔を、前記ORゲート３０の出力
によりリセツトされるまで計数するタイムカウン
タ３２と、該タイムカウンタ３２出力のタイムカ
ウンタ値１０７が所定値以上となつたときに、零
表示信号１０５を前記ORゲート２４に出力す
る、前記ORゲート３０出力によりリセツトされ
る双安定マルチバイブレータ３４と、から構成さ
れている。
及び前記タイミングパルス発生回路２０出力の初
期設定信号１０４の論理和を出力するORゲート
３０と、前記タイミングパルス発生回路２０出力
のクロツクパルス信号１０６により、車速パルス
１００の発生間隔を、前記ORゲート３０の出力
によりリセツトされるまで計数するタイムカウン
タ３２と、該タイムカウンタ３２出力のタイムカ
ウンタ値１０７が所定値以上となつたときに、零
表示信号１０５を前記ORゲート２４に出力す
る、前記ORゲート３０出力によりリセツトされ
る双安定マルチバイブレータ３４と、から構成さ
れている。
又、前記タイミングパルス発生回路２０は、車
速パルス１００が入力される双安定マルチバイブ
レータ４０と、該双安定マルチバイブレータ４０
のＱ端子出力が直接入力されると共に、同じく双
安定マルチバイブレータ４０の端子出力が抵抗
４２及びコンデンサ４４を介して入力される
ANDゲート４６と、電源がオンにされたときの
初期設定信号１０４を出力する、抵抗４８、コン
デンサ５０、ダイオード５２及び反転器５４と、
クロツクパルスを発生する発振器５６と、該発振
器５６の出力が、CP端子に直接入力されると共
に、分周回路５８を介してＤ端子に入力されるシ
フトレジスタ６０と、該シフトレジスタ６０の出
力が、直接、及び反転器６２を介して入力され、
ラツチ信号１０２を出力するようにされたAND
ゲート６４と、同じくシフトレジスタ６０の出力
が直接、及び反転器６６を介して入力され、リセ
ツト信号１０３を出力するようにされたANDゲ
ート６８と、該ANDゲート６８出力のリセツト
信号１０３、前記ANDゲート４６の出力、及び
前記反転器５４出力の初期設定信号１０４が入力
され、前記分周回路５８にリセツト信号を出力す
る３入力ORゲート７０と、前記反転器５４出力
の初期設定信号１０４及び前記分周回路５８の出
力が入力され、前記双安定マルチバイブレータ４
０にリセツト信号を出力するORゲート７２とか
ら構成されている。
速パルス１００が入力される双安定マルチバイブ
レータ４０と、該双安定マルチバイブレータ４０
のＱ端子出力が直接入力されると共に、同じく双
安定マルチバイブレータ４０の端子出力が抵抗
４２及びコンデンサ４４を介して入力される
ANDゲート４６と、電源がオンにされたときの
初期設定信号１０４を出力する、抵抗４８、コン
デンサ５０、ダイオード５２及び反転器５４と、
クロツクパルスを発生する発振器５６と、該発振
器５６の出力が、CP端子に直接入力されると共
に、分周回路５８を介してＤ端子に入力されるシ
フトレジスタ６０と、該シフトレジスタ６０の出
力が、直接、及び反転器６２を介して入力され、
ラツチ信号１０２を出力するようにされたAND
ゲート６４と、同じくシフトレジスタ６０の出力
が直接、及び反転器６６を介して入力され、リセ
ツト信号１０３を出力するようにされたANDゲ
ート６８と、該ANDゲート６８出力のリセツト
信号１０３、前記ANDゲート４６の出力、及び
前記反転器５４出力の初期設定信号１０４が入力
され、前記分周回路５８にリセツト信号を出力す
る３入力ORゲート７０と、前記反転器５４出力
の初期設定信号１０４及び前記分周回路５８の出
力が入力され、前記双安定マルチバイブレータ４
０にリセツト信号を出力するORゲート７２とか
ら構成されている。
以下、第２図を参照して動作を説明する。車輪
の回転に応じて車速に比例して発生される、第２
図ａに示すような車速パルス１００は、ANDゲ
ート１０を介して車速カウンタ１２に入力され、
第２図ｂに示すような、タイミングパルス発生回
路２０出力のゲート信号１０１が“１”でAND
ゲート１０が開かれている一定時間Ｔだけ計数さ
れる。このゲート信号１０１は、車速パルス１０
０の立上りと同期して“１”となり、一定時間Ｔ
の間“１”を続けた後“０”となるようにされて
いる。ゲート信号１０１が“０”となつた後、タ
イミングパルス発生回路２０より、第２図ｃに示
すようなラツチ信号１０２が表示レジスタ１４に
出力される。このラツチ信号１０２に“１”が出
力されると、表示レジスタ１４の内容が車速カウ
ンタ１２の出力信号１０７（計数値）に応じて書
き換えられ、この表示レジスタ１４の内容１０８
が、表示器１６の表示値となる。
の回転に応じて車速に比例して発生される、第２
図ａに示すような車速パルス１００は、ANDゲ
ート１０を介して車速カウンタ１２に入力され、
第２図ｂに示すような、タイミングパルス発生回
路２０出力のゲート信号１０１が“１”でAND
ゲート１０が開かれている一定時間Ｔだけ計数さ
れる。このゲート信号１０１は、車速パルス１０
０の立上りと同期して“１”となり、一定時間Ｔ
の間“１”を続けた後“０”となるようにされて
いる。ゲート信号１０１が“０”となつた後、タ
イミングパルス発生回路２０より、第２図ｃに示
すようなラツチ信号１０２が表示レジスタ１４に
出力される。このラツチ信号１０２に“１”が出
力されると、表示レジスタ１４の内容が車速カウ
ンタ１２の出力信号１０７（計数値）に応じて書
き換えられ、この表示レジスタ１４の内容１０８
が、表示器１６の表示値となる。
一方、零表示判定回路１８のタイムカウンタ３
２には、車速パルス１００及び初期設定信号１０
４がORゲート３０を介してリセツト信号として
入力されており、該タイムカウンタ３２は、第２
図ｅに示すように、車速パルス１００の発生間隔
だけ、タイミングパルス発生回路２０の発振器５
６出力のクロツクパルス信号１０６を計数して、
タイムカウンタ値１０７としている。車両が微速
或いは、停止状態となり、タイムカウンタ３２で
計数されたタイムカウンタ値が、双安定マルチバ
イブレータ３４に設定されている所定間隔、例え
ば、車速１Km／ｈ或いは1mile／ｈ未満に相当す
る値１１０以上になると、第２図ｆに示す如く、
双安定マルチバイブレータ３４出力の零表示信号
１０５が“１”となり、ORゲート２４を介して
表示レジスタ１４及び車速カウンタ１２にリセツ
ト信号として入力され、表示レジスタ１４及び車
速カウンタ１２の内容が強制的に０にされる。こ
こで、零表示判定回路１８の出力を表示レジスタ
１４だけでなく、車速カウンタ１２にも入力する
ようにしているのは、微低速時に車速カウンタ１
２の内容と表示レジスタ１４の内容が異なること
によつて零表示信号１０５が“０”に成つたとき
に再び車速カウンタ１２の内容が表示されること
を防止するためである。このようにして、走行状
態から停止したとき、設定時間を表示速度が１
Km／ｈ或いは1mile／ｈとなる車速パルス間の間
隔時間に設定しておくことにより、車速パルス毎
に車速が０Km／ｈ或いは、0mile／ｈであるかど
うかを監視し、１Km／ｈ或いは1mile／ｈ以下と
なつたときには、即座に表示レジスタ１４の内容
を０にすることができ、表示器１６の表示値を０
にすることができる。これに対して従来は、最悪
時、即ちゲート信号１０１が“１”となつた直後
に１Km／ｈ相当以上の車速パルスが入力され、直
ちに車両が停止した場合、“１”となつているゲ
ート信号１０１が“０”となつて、１Km／ｈ以上
の表示を行ない、更に、ゲート信号が“１”から
“０”となつた後のラツチ信号１０２の“１”で
初めて０Km／ｈとなつていた。このため、車両が
停止してもすぐには、表示の値が０とならず、違
和感があつたものである。
２には、車速パルス１００及び初期設定信号１０
４がORゲート３０を介してリセツト信号として
入力されており、該タイムカウンタ３２は、第２
図ｅに示すように、車速パルス１００の発生間隔
だけ、タイミングパルス発生回路２０の発振器５
６出力のクロツクパルス信号１０６を計数して、
タイムカウンタ値１０７としている。車両が微速
或いは、停止状態となり、タイムカウンタ３２で
計数されたタイムカウンタ値が、双安定マルチバ
イブレータ３４に設定されている所定間隔、例え
ば、車速１Km／ｈ或いは1mile／ｈ未満に相当す
る値１１０以上になると、第２図ｆに示す如く、
双安定マルチバイブレータ３４出力の零表示信号
１０５が“１”となり、ORゲート２４を介して
表示レジスタ１４及び車速カウンタ１２にリセツ
ト信号として入力され、表示レジスタ１４及び車
速カウンタ１２の内容が強制的に０にされる。こ
こで、零表示判定回路１８の出力を表示レジスタ
１４だけでなく、車速カウンタ１２にも入力する
ようにしているのは、微低速時に車速カウンタ１
２の内容と表示レジスタ１４の内容が異なること
によつて零表示信号１０５が“０”に成つたとき
に再び車速カウンタ１２の内容が表示されること
を防止するためである。このようにして、走行状
態から停止したとき、設定時間を表示速度が１
Km／ｈ或いは1mile／ｈとなる車速パルス間の間
隔時間に設定しておくことにより、車速パルス毎
に車速が０Km／ｈ或いは、0mile／ｈであるかど
うかを監視し、１Km／ｈ或いは1mile／ｈ以下と
なつたときには、即座に表示レジスタ１４の内容
を０にすることができ、表示器１６の表示値を０
にすることができる。これに対して従来は、最悪
時、即ちゲート信号１０１が“１”となつた直後
に１Km／ｈ相当以上の車速パルスが入力され、直
ちに車両が停止した場合、“１”となつているゲ
ート信号１０１が“０”となつて、１Km／ｈ以上
の表示を行ない、更に、ゲート信号が“１”から
“０”となつた後のラツチ信号１０２の“１”で
初めて０Km／ｈとなつていた。このため、車両が
停止してもすぐには、表示の値が０とならず、違
和感があつたものである。
一方、タイミングパルス発生回路２０のAND
ゲート６４からラツチ信号１０２に“１”が出力
された後、ANDゲート６８により、第２図ｄに
示す如く、リセツト信号１０３に“１”が出力さ
れ、車速カウンタ１２がリセツトされて、次のゲ
ート時間の車速パルス計数に備えられる。従つ
て、リセツト信号１０３で“１”が出力された
後、車速パルス１００に“１”が入力されると、
タイミングパルス発生回路２０により、車速パル
ス１００に同期してゲート信号１０１が“１”と
なる。このようにして、車速パルスとゲート信号
の同期を取つているのは、車速パルスに対してゲ
ートがずれることによつて生じる車速カウンタの
計数値のばらつきを防止するためのものである。
ゲート６４からラツチ信号１０２に“１”が出力
された後、ANDゲート６８により、第２図ｄに
示す如く、リセツト信号１０３に“１”が出力さ
れ、車速カウンタ１２がリセツトされて、次のゲ
ート時間の車速パルス計数に備えられる。従つ
て、リセツト信号１０３で“１”が出力された
後、車速パルス１００に“１”が入力されると、
タイミングパルス発生回路２０により、車速パル
ス１００に同期してゲート信号１０１が“１”と
なる。このようにして、車速パルスとゲート信号
の同期を取つているのは、車速パルスに対してゲ
ートがずれることによつて生じる車速カウンタの
計数値のばらつきを防止するためのものである。
なお、電源オン時においては、前記動作が必ず
しもうまく行なわれない可能性があるため、初期
設定信号１０４により、車速カウンタ１２、表示
レジスタ１４、零表示判定回路１８のタイムカウ
ンタ３２及び双安定マルチバイブレータ３４、タ
イミングパルス発生回路２０の双安定マルチバイ
ブレータ４０及びシフトレジスタ６０等の初期リ
セツトを行ない、誤動作を防止している。
しもうまく行なわれない可能性があるため、初期
設定信号１０４により、車速カウンタ１２、表示
レジスタ１４、零表示判定回路１８のタイムカウ
ンタ３２及び双安定マルチバイブレータ３４、タ
イミングパルス発生回路２０の双安定マルチバイ
ブレータ４０及びシフトレジスタ６０等の初期リ
セツトを行ない、誤動作を防止している。
即ち、第１図において、イグニツシヨンスイツ
チによつて電源がオンされると、抵抗４８を介し
てコンデンサ５０が急速に充電されて電源電圧ま
で立ち上がる。従つて、反転器５４の出力は前記
立ち上がり信号を反転してスパイク状のトリガパ
ルスを出力し、このトリガパルスが初期リセツト
RIとして前記回路に供給されて所望の初期リセ
ツトが行われる。
チによつて電源がオンされると、抵抗４８を介し
てコンデンサ５０が急速に充電されて電源電圧ま
で立ち上がる。従つて、反転器５４の出力は前記
立ち上がり信号を反転してスパイク状のトリガパ
ルスを出力し、このトリガパルスが初期リセツト
RIとして前記回路に供給されて所望の初期リセ
ツトが行われる。
なお、前記実施例においては、零表示判定回路
が、タイムカウンタと双安定マルチバイブレータ
により構成されていたが、零表示判定回路の構成
は、前記実施例に限定されない。
が、タイムカウンタと双安定マルチバイブレータ
により構成されていたが、零表示判定回路の構成
は、前記実施例に限定されない。
本発明に用いられる零表示判定回路の変形例を
第３図に示す。この零表示判定回路８０は、タイ
ミングパルス発生回路２０出力の初期設定信号１
０４を反転する反転器８２と、車速パルス１００
及び前記反転器８２の出力の論理積を出力する
ANDゲート８４と、該ANDゲート８４の出力に
よりセツトされ、前記反転器８２の出力で内容が
クリアーされる。コンデンサ８６及び抵抗８８で
決まる設定時間を有し、ANDゲート８４の出力
の時間間隔が設定時間以上になると端子出力を
零表示信号１０５として出力するリトリガブルな
単安定回路９０から構成されている。
第３図に示す。この零表示判定回路８０は、タイ
ミングパルス発生回路２０出力の初期設定信号１
０４を反転する反転器８２と、車速パルス１００
及び前記反転器８２の出力の論理積を出力する
ANDゲート８４と、該ANDゲート８４の出力に
よりセツトされ、前記反転器８２の出力で内容が
クリアーされる。コンデンサ８６及び抵抗８８で
決まる設定時間を有し、ANDゲート８４の出力
の時間間隔が設定時間以上になると端子出力を
零表示信号１０５として出力するリトリガブルな
単安定回路９０から構成されている。
以上説明したとおり、本発明によれば、走行状
態から停止した場合、早急に表示値を０にするこ
とができ、異和感のない良好な表示を得ることが
できるとともに、微低速時に車速値を０にするこ
とができ、車速値と表示値との相違によつて表示
が見にくくなるのを防止することができる。さら
に、電源オン時には車速値、表示値などが初期リ
セツトされるため、誤動作によつて誤つた表示が
なされるのを防止することができるという優れた
効果を有する。具体的には、車速カウンタのゲー
ト時間が0.28秒、車速パルスが１パルス0.5Km／
ｈで、ゲート時間内に車速パルス２個で表示値が
１Km／ｈとなる場合、従来は最悪状態では0.56秒
間０表示が遅れるのに対し、本発明では、ゲート
時間の半分の時間0.14秒内に車速パルスがなけれ
ば表示を０とすることにより、遅れ時間を0.14秒
に短縮できた。
態から停止した場合、早急に表示値を０にするこ
とができ、異和感のない良好な表示を得ることが
できるとともに、微低速時に車速値を０にするこ
とができ、車速値と表示値との相違によつて表示
が見にくくなるのを防止することができる。さら
に、電源オン時には車速値、表示値などが初期リ
セツトされるため、誤動作によつて誤つた表示が
なされるのを防止することができるという優れた
効果を有する。具体的には、車速カウンタのゲー
ト時間が0.28秒、車速パルスが１パルス0.5Km／
ｈで、ゲート時間内に車速パルス２個で表示値が
１Km／ｈとなる場合、従来は最悪状態では0.56秒
間０表示が遅れるのに対し、本発明では、ゲート
時間の半分の時間0.14秒内に車速パルスがなけれ
ば表示を０とすることにより、遅れ時間を0.14秒
に短縮できた。
第１図は、本発明に係るデジタル表示式車速計
の実施例の構成を示すブロツク線図、第２図は、
前記実施例における各部動作波形を示す線図、第
３図は、本発明に用いられる零表示判定回路の変
形例を示すブロツク線図である。 １０……ANDゲート、１２……車速カウンタ、
１４……表示レジスタ、１６……表示器、１８，
８０……零表示判定回路、２０……タイミングパ
ルス発生回路、２２，２４……ORゲート。
の実施例の構成を示すブロツク線図、第２図は、
前記実施例における各部動作波形を示す線図、第
３図は、本発明に用いられる零表示判定回路の変
形例を示すブロツク線図である。 １０……ANDゲート、１２……車速カウンタ、
１４……表示レジスタ、１６……表示器、１８，
８０……零表示判定回路、２０……タイミングパ
ルス発生回路、２２，２４……ORゲート。
Claims (1)
- 【特許請求の範囲】 １ 車速に比例して発生される車速パルスを一定
ゲート時間計数する車速カウンタと、該車速カウ
ンタの出力に応じた表示値を記憶する表示レジス
タと、該表示レジスタの内容をデジタル表示する
表示器を備えたデジタル表示式車速計において、 車速パルスの発生間隔をクロツクパルスのカウ
ントにより計数してこのカウンタ値が所定値を越
えたときに零表示信号を出力するタイムカウンタ
を含み、前記零表示信号が出力されたとき、一定
ゲート時間計測した車速パルスに基づく表示より
優先して前記表示レジスタの内容と前記車速カウ
ンタの内容とを強制的に０にする零表示判定回路
と、 電源オン時に、前記車速カウンタ、表示レジス
タ及び零表示判定回路のタイムカウンタに対して
初期リセツトを指令するタイミングパルス発生回
路と、を設けたことを特徴とするデジタル表示式
車速計。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17060879A JPS5694270A (en) | 1979-12-28 | 1979-12-28 | Digital display type vehicle speedometer |
| CA000367068A CA1159534A (en) | 1979-12-28 | 1980-12-18 | Digital indication type speedometer |
| EP80304658A EP0031703B2 (en) | 1979-12-28 | 1980-12-19 | Digital indication type speedometer |
| DE8080304658T DE3067594D1 (en) | 1979-12-28 | 1980-12-19 | Digital indication type speedometer |
| US06/218,500 US4368426A (en) | 1979-12-28 | 1980-12-22 | Digital indication type speedometer |
| AU65851/80A AU538460B2 (en) | 1979-12-28 | 1980-12-24 | Digital speedometer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17060879A JPS5694270A (en) | 1979-12-28 | 1979-12-28 | Digital display type vehicle speedometer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694270A JPS5694270A (en) | 1981-07-30 |
| JPH033183B2 true JPH033183B2 (ja) | 1991-01-17 |
Family
ID=15907998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17060879A Granted JPS5694270A (en) | 1979-12-28 | 1979-12-28 | Digital display type vehicle speedometer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5694270A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035976A (ja) * | 1983-08-04 | 1985-02-23 | Hitachi Ltd | 速度検出方法 |
| JPS61292065A (ja) * | 1985-06-19 | 1986-12-22 | Tokico Ltd | 車輪回転速度計測装置 |
| JPS623068U (ja) * | 1985-06-20 | 1987-01-09 | ||
| JP2767247B2 (ja) * | 1987-11-17 | 1998-06-18 | ココリサーチ 株式会社 | 周期検出回路 |
| JP2000186949A (ja) * | 1998-12-21 | 2000-07-04 | Ebara Corp | 流量センサの流量演算方法 |
| JP5697242B2 (ja) * | 2011-02-04 | 2015-04-08 | 矢崎エナジーシステム株式会社 | 車両速度検出方法および車両用データ記録装置 |
-
1979
- 1979-12-28 JP JP17060879A patent/JPS5694270A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5694270A (en) | 1981-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH033183B2 (ja) | ||
| US4147021A (en) | Electronic watch having an alarm means | |
| JPS6029069B2 (ja) | デジタル表示式車速計 | |
| US4151466A (en) | Digital speedometer with index counter control of display | |
| JPS6342752B2 (ja) | ||
| US4368426A (en) | Digital indication type speedometer | |
| JPS5923255A (ja) | 車両用速度表示装置 | |
| US4336497A (en) | Acceleration sensor | |
| EP0042691A1 (en) | Digital indication type speedometer | |
| JPH01316664A (ja) | ディジタル式速度計 | |
| US5007035A (en) | Distance pulse averaging unit | |
| JPH028129B2 (ja) | ||
| JPS6014303B2 (ja) | デジタル表示式車速計 | |
| JPH0226012Y2 (ja) | ||
| JPH0516550Y2 (ja) | ||
| JPS5952381B2 (ja) | デジタル表示式車速計 | |
| JPS648766B2 (ja) | ||
| JPS5937696Y2 (ja) | 電子カウンタ回路 | |
| JP3143267B2 (ja) | 回転検出パルスの入力制御回路 | |
| JPS5822718B2 (ja) | シユウハスウソクテイソウチ | |
| JPH0416938Y2 (ja) | ||
| JPS6023695Y2 (ja) | 車両用速度表示装置 | |
| SU1040415A1 (ru) | Цифровой измеритель соотношени скоростей | |
| JPS6233394Y2 (ja) | ||
| JPS62257192A (ja) | 画面表示装置 |