JPS6029069B2 - デジタル表示式車速計 - Google Patents
デジタル表示式車速計Info
- Publication number
- JPS6029069B2 JPS6029069B2 JP54170606A JP17060679A JPS6029069B2 JP S6029069 B2 JPS6029069 B2 JP S6029069B2 JP 54170606 A JP54170606 A JP 54170606A JP 17060679 A JP17060679 A JP 17060679A JP S6029069 B2 JPS6029069 B2 JP S6029069B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- output
- vehicle speed
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【発明の詳細な説明】
本発明は、デジタル表示式車速計に係り、特に車速に比
例して発生される車遠パルスを一定ゲート時間計数する
車速力ウンタと、該車速力ゥンタの出力に応じた表示値
を記憶する表示レジスタと、該表示レジスタの内容を表
示する表示器を備えたデジタル表示式車遠計の改良に関
する。
例して発生される車遠パルスを一定ゲート時間計数する
車速力ウンタと、該車速力ゥンタの出力に応じた表示値
を記憶する表示レジスタと、該表示レジスタの内容を表
示する表示器を備えたデジタル表示式車遠計の改良に関
する。
一般に、車両等の走行速度をデジタル表するデジタル表
示式車遠計は、プロペラシャフト或いは車輪等の回転に
応じて、車速に比例して発生される車遠パルスを、一定
ゲート時間計数する車速力ウンタと、車速力ウンタが計
数している間、該車速力ゥンタの前回の計数値を表示値
として記憶している表示レジスタと、該表示レジスタの
内容を表示する表示器とを備えている。このデジタル表
示式車遠計によれば、車両速度が常時表示器にデジタル
表示されるという特徴を有するが、従来は、車速力ウン
タの出力を直ちに表示値として表示レジス外こ記憶し、
表示器により繰り返し表示するようにしていたため、表
示の書き換えサイクルがほぼ一定ゲート時間となり、加
減遠時には表示の変化が遅く、加減速度合と表示の変化
に違和感を生じていた。一方、一定速度走行では、僅か
な車遠の変化に伴って表示が頻繁に変化し、ちらつきを
生じて視認性が良好でなかった。即ち、例えば５９物／
ｈと６０物／ｈの中間値で走行した場合、５９物／ｈと
６０物／ｈの両者の速度を交互に表示するということが
生じた。これは特に車両定速走行装置で５９物／ｈと６
０物／ｈの中間値を設定してしまった場合に、最悪の状
態となる。このちらつきは、ゲート時間が短いほど顕著
となるため、ゲート時間を長くすることも考えられるが
、加減遠時の応答性を考慮すると、ゲート時間を長くす
ることには限度がある。従って従来は、両者の兼ね合い
から中間的なゲート時間が選定されていたが、この値で
は、加減遠時、一定走行時の両者の状態をいずれも満足
することができなかった。このような欠点を解消すべ〈
、車両の走行状態に応じてゲート時間や表示の書き換え
サイクルを変化させることも考えられるが、車両の走行
状態を検知する加速度センサ等が必要となるだけでなく
、信号の後処理が複雑となり、実用化困難であつた。本
発明は、前記従釆の欠点を解消するべくなされたもので
、加減速時及び一定走行時のいずれにおいても、違和感
のない良好な表示を得ることができ、視認性‘こ優れた
デジタル表示式車速計を提供することを目的とする。
示式車遠計は、プロペラシャフト或いは車輪等の回転に
応じて、車速に比例して発生される車遠パルスを、一定
ゲート時間計数する車速力ウンタと、車速力ウンタが計
数している間、該車速力ゥンタの前回の計数値を表示値
として記憶している表示レジスタと、該表示レジスタの
内容を表示する表示器とを備えている。このデジタル表
示式車遠計によれば、車両速度が常時表示器にデジタル
表示されるという特徴を有するが、従来は、車速力ウン
タの出力を直ちに表示値として表示レジス外こ記憶し、
表示器により繰り返し表示するようにしていたため、表
示の書き換えサイクルがほぼ一定ゲート時間となり、加
減遠時には表示の変化が遅く、加減速度合と表示の変化
に違和感を生じていた。一方、一定速度走行では、僅か
な車遠の変化に伴って表示が頻繁に変化し、ちらつきを
生じて視認性が良好でなかった。即ち、例えば５９物／
ｈと６０物／ｈの中間値で走行した場合、５９物／ｈと
６０物／ｈの両者の速度を交互に表示するということが
生じた。これは特に車両定速走行装置で５９物／ｈと６
０物／ｈの中間値を設定してしまった場合に、最悪の状
態となる。このちらつきは、ゲート時間が短いほど顕著
となるため、ゲート時間を長くすることも考えられるが
、加減遠時の応答性を考慮すると、ゲート時間を長くす
ることには限度がある。従って従来は、両者の兼ね合い
から中間的なゲート時間が選定されていたが、この値で
は、加減遠時、一定走行時の両者の状態をいずれも満足
することができなかった。このような欠点を解消すべ〈
、車両の走行状態に応じてゲート時間や表示の書き換え
サイクルを変化させることも考えられるが、車両の走行
状態を検知する加速度センサ等が必要となるだけでなく
、信号の後処理が複雑となり、実用化困難であつた。本
発明は、前記従釆の欠点を解消するべくなされたもので
、加減速時及び一定走行時のいずれにおいても、違和感
のない良好な表示を得ることができ、視認性‘こ優れた
デジタル表示式車速計を提供することを目的とする。
本発明は、車速に比例して発生される車遠パルスを一定
ゲート時間計数する車速力ウンタと、該車速力ゥンタの
出力に応じた表示値を記憶する表示レジスタと、該表示
レジスタの内容を表示する表示器を備えたデジタル表示
式車遠計において、前記車速力ゥンタの出力と前記表示
レジスタの内容を前記一定ゲート時間満了ごとに比較し
、両者の差が許容範囲にない場合にのみ、前記表示レジ
スタの内容を前記車速力ウン夕の出力に応じて書き換え
るヒステリシス処理回路を設けることにより、前記目的
を達成したものである。以下図面を参照して、本発明の
実施例を詳細に説明する。
ゲート時間計数する車速力ウンタと、該車速力ゥンタの
出力に応じた表示値を記憶する表示レジスタと、該表示
レジスタの内容を表示する表示器を備えたデジタル表示
式車遠計において、前記車速力ゥンタの出力と前記表示
レジスタの内容を前記一定ゲート時間満了ごとに比較し
、両者の差が許容範囲にない場合にのみ、前記表示レジ
スタの内容を前記車速力ウン夕の出力に応じて書き換え
るヒステリシス処理回路を設けることにより、前記目的
を達成したものである。以下図面を参照して、本発明の
実施例を詳細に説明する。
本発明の第１実施例は、第１図に示す如く、車輪の回転
に応じて車途に比例して発生される車遠パルス１００を
ゲート信号１０１によりＡＮＤゲート１ ０が開かれて
いる一定ゲート時間計数する車速力ゥンタ１２と、該車
速力ウンタ１２の出力信号１０２に応じた表示値を記憶
する表示レジスタ１４と、該表示レジスター４の内容１
０３を表示する。蟹光表示管、プラズマディスプレイ、
液晶、発光ダイオード等からなる表示器１６とを備えた
デジタル表示式車遠計において、前記車速力ウンタ１２
の出力信号１０２と前記表示レジスタ１４の内容１０３
を比較し、両者の差が許容範囲、例えば土１物／ｈ或い
は±ｌｍｉそｅ／ｈにない場合にのみ、前記表示レジス
タ１４の内容を前記車速力ゥンタ１２の出力信号１０２
に応じて書き換えるための差有信号１０４を出力するヒ
ステリシス処理回路１８と、該ヒステリシス処理回路１
８を設けたことによって生じる、実車速０物／ｈ或いは
比ｈｉそｅ／ｈの時の車速力ウンタ１２出力と表示器１
６の表示の定常誤差を防止するため、車速力ウンタ１２
の出力信号１０２が０である場合には、前記表示レジス
ター４の内容を、前記車速力ゥン夕１２の出力信号１０
２に応じて書き換えて表示も０とするための零信号１０
５を出力する露表示判定回路２０と、を備えたものであ
る。図において、２２は、前記ヒステリシス処理回路１
８の出力と零表示判定回路２０の出力の論理和を出力す
るＯＲゲート、２４は、該ＯＲゲート２２の出力信号１
０９をタイミングパルス発生回路２６の出力のラッチ信
号１０６に応じて、表示レジスタ１４の書き換えに適し
たタイミングで表示レジスター４に入力するためのＡＮ
Ｄゲート、２６は、ゲートオンタィミングが車遠パルス
１００の立上りと同期した、車速力ウンタ１２の計数時
間を決める一定ゲート信号１０１を前記ＡＮＤゲート１
０に出力ち、計数後に車速力ウンタ１２の計数値を表示
レジスター４に入力させるに通したタイミングでラッチ
信号１０６をＡＮＤゲート２４に出力すると共に、車速
力ウンタ１２の計数値を０に戻すリセット信号１０７を
車速力ウンタ１２に出力するタイミングパルス発生回路
である。前記ヒステリシス処理回路１８は、例えば第２
図に示す如く、車速力ウン夕１２の出力信号１０２と表
示レジスタ１４の内容１０３の差を算出するデジタル減
算回路３０と、ヒステリシスの設定値例えば１物／ｈ或
いはｌｍｊ〆ｅ／ｈをデジタル設定するデジタル設定回
路３２と、該デジタル設定回路３２のデジタル設定値を
、その補数値にコード変換するコード変換回路３４と、
前記デジタル減算回路３０の減算結果出力１１川こ基づ
き、車速力ゥンタ１２の出力が表示レジスタ１４の内容
より、設定回路３２の設定値を越えて大きくなった時出
力信号１１２を発生する第１の比較回路３６と、同じく
前記デジタル減算回路３０の減算結果出力１１０‘こ基
づき、車速力ウンタ１２の出力が表示レジスター４の内
容より、コード変換回路３４でコード変換された設定値
を越えてづ・さくなった時世力信号１１３を発生する第
２の比較回路３８と、前記デジタル減算回路３０の減算
結果の正負に応じて正の時“１”、負の時“０”となる
正負信号１１１により、減算結果が正である場合に開か
れて前記第１の比較回路３６の出力信号１ １ ２を通
過させる第１のＡＮＤゲート４０と、反転器４２で反転
された正負信号１１１により、減算結果が負である場合
に開かれて前記第２の比較回路３８の出力信号１１３を
通過させる第２のＡＮＤゲート４４と、前記第１のＡＮ
Ｄゲート４０及び第２のＡＮＤゲート４４の論理和を差
有信号１０４として出力する。
に応じて車途に比例して発生される車遠パルス１００を
ゲート信号１０１によりＡＮＤゲート１ ０が開かれて
いる一定ゲート時間計数する車速力ゥンタ１２と、該車
速力ウンタ１２の出力信号１０２に応じた表示値を記憶
する表示レジスタ１４と、該表示レジスター４の内容１
０３を表示する。蟹光表示管、プラズマディスプレイ、
液晶、発光ダイオード等からなる表示器１６とを備えた
デジタル表示式車遠計において、前記車速力ウンタ１２
の出力信号１０２と前記表示レジスタ１４の内容１０３
を比較し、両者の差が許容範囲、例えば土１物／ｈ或い
は±ｌｍｉそｅ／ｈにない場合にのみ、前記表示レジス
タ１４の内容を前記車速力ゥンタ１２の出力信号１０２
に応じて書き換えるための差有信号１０４を出力するヒ
ステリシス処理回路１８と、該ヒステリシス処理回路１
８を設けたことによって生じる、実車速０物／ｈ或いは
比ｈｉそｅ／ｈの時の車速力ウンタ１２出力と表示器１
６の表示の定常誤差を防止するため、車速力ウンタ１２
の出力信号１０２が０である場合には、前記表示レジス
ター４の内容を、前記車速力ゥン夕１２の出力信号１０
２に応じて書き換えて表示も０とするための零信号１０
５を出力する露表示判定回路２０と、を備えたものであ
る。図において、２２は、前記ヒステリシス処理回路１
８の出力と零表示判定回路２０の出力の論理和を出力す
るＯＲゲート、２４は、該ＯＲゲート２２の出力信号１
０９をタイミングパルス発生回路２６の出力のラッチ信
号１０６に応じて、表示レジスタ１４の書き換えに適し
たタイミングで表示レジスター４に入力するためのＡＮ
Ｄゲート、２６は、ゲートオンタィミングが車遠パルス
１００の立上りと同期した、車速力ウンタ１２の計数時
間を決める一定ゲート信号１０１を前記ＡＮＤゲート１
０に出力ち、計数後に車速力ウンタ１２の計数値を表示
レジスター４に入力させるに通したタイミングでラッチ
信号１０６をＡＮＤゲート２４に出力すると共に、車速
力ウンタ１２の計数値を０に戻すリセット信号１０７を
車速力ウンタ１２に出力するタイミングパルス発生回路
である。前記ヒステリシス処理回路１８は、例えば第２
図に示す如く、車速力ウン夕１２の出力信号１０２と表
示レジスタ１４の内容１０３の差を算出するデジタル減
算回路３０と、ヒステリシスの設定値例えば１物／ｈ或
いはｌｍｊ〆ｅ／ｈをデジタル設定するデジタル設定回
路３２と、該デジタル設定回路３２のデジタル設定値を
、その補数値にコード変換するコード変換回路３４と、
前記デジタル減算回路３０の減算結果出力１１川こ基づ
き、車速力ゥンタ１２の出力が表示レジスタ１４の内容
より、設定回路３２の設定値を越えて大きくなった時出
力信号１１２を発生する第１の比較回路３６と、同じく
前記デジタル減算回路３０の減算結果出力１１０‘こ基
づき、車速力ウンタ１２の出力が表示レジスター４の内
容より、コード変換回路３４でコード変換された設定値
を越えてづ・さくなった時世力信号１１３を発生する第
２の比較回路３８と、前記デジタル減算回路３０の減算
結果の正負に応じて正の時“１”、負の時“０”となる
正負信号１１１により、減算結果が正である場合に開か
れて前記第１の比較回路３６の出力信号１ １ ２を通
過させる第１のＡＮＤゲート４０と、反転器４２で反転
された正負信号１１１により、減算結果が負である場合
に開かれて前記第２の比較回路３８の出力信号１１３を
通過させる第２のＡＮＤゲート４４と、前記第１のＡＮ
Ｄゲート４０及び第２のＡＮＤゲート４４の論理和を差
有信号１０４として出力する。
ＯＲゲート４６とから横成されている。従って、このヒ
ステリシス処理回路１８は、車速力ウンタ１２の出力信
号１０２と表示レジスタ１４の内容１０３の差を求め、
差が許容範囲にない場合に、差有信号１０４を“１”と
するものである。
ステリシス処理回路１８は、車速力ウンタ１２の出力信
号１０２と表示レジスタ１４の内容１０３の差を求め、
差が許容範囲にない場合に、差有信号１０４を“１”と
するものである。
具体的には、車速力ウンタ１２の出力信号１０２から表
示レジスタ１４の内容１０３をデジタル減算回路３０で
減算し、その結果と、デジタル設定回路３２で設定され
たヒステリシス設定値、例えば十１物／ｈを第１の比較
回路３６により比較し、減算結果が設定値より大である
場合、比較回路３６の出力信号１１２を“１”とする。
又、第２の比較回路３８においては、デジタル減算回路
３０の減算結果と、デジタル設定回路３２の設定値から
コード変換回路３４により求めたその設定値の補数値と
を比較し、減算結果がコード変換回路３４の出力より小
である場合に出力信号１１３を“１”とする。第１及び
第２のＡＮＤゲート４０，４４は、デジタル減算回路３
０の出力の正負によりどちらの比較回路の出力を使うか
を選定するためのものであり、デジタル減算回路３０の
減算結果が正であり、正負信号１１１が“１”である時
、第１のＡＮＤゲート４０が開かれ、デジタル減算回路
３０の減算結果が負であり、正負信号１１１が“０”で
ある時、第２のＡＮＤゲート４４が開かれる。ＯＲゲー
ト４６は、前記第１のＡＮＤゲート４０或いは第２のＡ
ＮＤゲート４４のいずれかの出力が出されている時に差
有信号１０４を“１”とするものである。以下第３図を
参照しながら動作を説明する。
示レジスタ１４の内容１０３をデジタル減算回路３０で
減算し、その結果と、デジタル設定回路３２で設定され
たヒステリシス設定値、例えば十１物／ｈを第１の比較
回路３６により比較し、減算結果が設定値より大である
場合、比較回路３６の出力信号１１２を“１”とする。
又、第２の比較回路３８においては、デジタル減算回路
３０の減算結果と、デジタル設定回路３２の設定値から
コード変換回路３４により求めたその設定値の補数値と
を比較し、減算結果がコード変換回路３４の出力より小
である場合に出力信号１１３を“１”とする。第１及び
第２のＡＮＤゲート４０，４４は、デジタル減算回路３
０の出力の正負によりどちらの比較回路の出力を使うか
を選定するためのものであり、デジタル減算回路３０の
減算結果が正であり、正負信号１１１が“１”である時
、第１のＡＮＤゲート４０が開かれ、デジタル減算回路
３０の減算結果が負であり、正負信号１１１が“０”で
ある時、第２のＡＮＤゲート４４が開かれる。ＯＲゲー
ト４６は、前記第１のＡＮＤゲート４０或いは第２のＡ
ＮＤゲート４４のいずれかの出力が出されている時に差
有信号１０４を“１”とするものである。以下第３図を
参照しながら動作を説明する。
車輪の回転に応じて、車遠に比例して発生される、第３
図ａに示すような車遠パルス１００は、ＡＮＤゲート１
０を介して車速力ウンタ１ ２に入力され、第３図ｂ
に示すような、タイミングパルス発生回路２６出力のゲ
ート信号１０１が“１”でＡＮＤゲート１０が開かれて
いる一定時間Ｔだけ計数される。このゲート信号１０１
は、車速パルス１００の立上りと同期して“１”となり
、一定時間Ｔの間“１”を続けた後“０”となるように
されている。これにより、車遠パルス１０川こ対して、
ゲート信号１０１がずれることによって生じる車速力ウ
ンタ１２の計数値のばらつきが防止される。このゲート
信号１０１が“０”となった後タイミングパルス発生回
路２６より、第３図ｃに示すようなラッチ信号ｉ０６が
ＡＮＤゲート２４に出力される。これと並行して、ヒス
テリシス処理回路１８では、車速力ウンタ１２の出力信
号１０２と表示レジスタ１４の内容１０３の差を求め、
この差が、正負いずれかの方向に、デジタル設定回路３
２で設定された設定値を越えた時、差有信号１０４を“
１”とする。この差有信号１０４は、ＯＲ回路２２を経
てＡＮＤゲート２４で、前出ラッチ信号１０６のゲート
信号となる。このため差有信号１０４が“１”の時、タ
イミングパルス発生回路２６よりラッチ信号１０６に“
１”が出力されると、ＡＮＤゲート２４の出力が“１”
となり、表示レジスター４の内容が車速力ウンタ１２の
出力信号１０２（計数値）に応じて書き換えられる。一
方、車速力ゥンタ１２の出力信号１０２と表示レジスタ
１４の内容１０３の差が設定値以上にならない場合には
、表示レジスタ１４の値は更新されない。タイミングパ
ルス発生回路２６は、ラッチ信号１０６に“１”を出力
した後、第３図ｄに示すようなリセット信号１０７を車
速力ウンタ１２に出力し、車速力ゥンタ１２の内容を０
にリセットする。
図ａに示すような車遠パルス１００は、ＡＮＤゲート１
０を介して車速力ウンタ１ ２に入力され、第３図ｂ
に示すような、タイミングパルス発生回路２６出力のゲ
ート信号１０１が“１”でＡＮＤゲート１０が開かれて
いる一定時間Ｔだけ計数される。このゲート信号１０１
は、車速パルス１００の立上りと同期して“１”となり
、一定時間Ｔの間“１”を続けた後“０”となるように
されている。これにより、車遠パルス１０川こ対して、
ゲート信号１０１がずれることによって生じる車速力ウ
ンタ１２の計数値のばらつきが防止される。このゲート
信号１０１が“０”となった後タイミングパルス発生回
路２６より、第３図ｃに示すようなラッチ信号ｉ０６が
ＡＮＤゲート２４に出力される。これと並行して、ヒス
テリシス処理回路１８では、車速力ウンタ１２の出力信
号１０２と表示レジスタ１４の内容１０３の差を求め、
この差が、正負いずれかの方向に、デジタル設定回路３
２で設定された設定値を越えた時、差有信号１０４を“
１”とする。この差有信号１０４は、ＯＲ回路２２を経
てＡＮＤゲート２４で、前出ラッチ信号１０６のゲート
信号となる。このため差有信号１０４が“１”の時、タ
イミングパルス発生回路２６よりラッチ信号１０６に“
１”が出力されると、ＡＮＤゲート２４の出力が“１”
となり、表示レジスター４の内容が車速力ウンタ１２の
出力信号１０２（計数値）に応じて書き換えられる。一
方、車速力ゥンタ１２の出力信号１０２と表示レジスタ
１４の内容１０３の差が設定値以上にならない場合には
、表示レジスタ１４の値は更新されない。タイミングパ
ルス発生回路２６は、ラッチ信号１０６に“１”を出力
した後、第３図ｄに示すようなリセット信号１０７を車
速力ウンタ１２に出力し、車速力ゥンタ１２の内容を０
にリセットする。
このリセット信号１０７に“１”が出力された後、車速
力ウンタ１００‘こより“１”が入力されると、タイミ
ングパルス発生回路２６により、車速力ウン夕１００の
立上りに同期して再びゲート信号１０１が“１”となり
、次の計数が開始される。本実施例においては、車速力
ワンタ１２の出力（計数値）と表示レジスタ１４の内容
の差が、ヒステリシス処理回路１８で設定された所定値
、例えば士１物／ｈ或いは±ｌｍｉクｅ／ｈを越えない
場合には、表示レジス夕１４の内容が無用に変更される
ことがなく、表示器１６の表示値も一定値に保持される
ので、定速走行時において表示器１６の表示がちらつく
ことがない。
力ウンタ１００‘こより“１”が入力されると、タイミ
ングパルス発生回路２６により、車速力ウン夕１００の
立上りに同期して再びゲート信号１０１が“１”となり
、次の計数が開始される。本実施例においては、車速力
ワンタ１２の出力（計数値）と表示レジスタ１４の内容
の差が、ヒステリシス処理回路１８で設定された所定値
、例えば士１物／ｈ或いは±ｌｍｉクｅ／ｈを越えない
場合には、表示レジス夕１４の内容が無用に変更される
ことがなく、表示器１６の表示値も一定値に保持される
ので、定速走行時において表示器１６の表示がちらつく
ことがない。
一方、加減遠時のように、車速力ウンタ１２の出力が大
幅に変化している状態においては、ヒステリシス処理回
路１８の出力に応じて表示レジスタ１４の内容が時々刻
々書き換えられるため、加減速時における応答性にも問
題は生じない。前述のようなヒステリシス処理回路１８
を設けることにより、表示器１６の表示のちらつきは防
止されるが、一方、車速力ウンタ１２の出力と表示しジ
スタ１４の内容の差が許容値以内であるにもかかわらず
、表示器１６の表示内容を所定値としたい場合、例えば
、車両停止時には、前記ヒステリシス処理回路１８の作
用により、表示レジスター４の値が１のままで、所定値
、例えば、０にならず車両運転者に違和感を生ずること
がある。
幅に変化している状態においては、ヒステリシス処理回
路１８の出力に応じて表示レジスタ１４の内容が時々刻
々書き換えられるため、加減速時における応答性にも問
題は生じない。前述のようなヒステリシス処理回路１８
を設けることにより、表示器１６の表示のちらつきは防
止されるが、一方、車速力ウンタ１２の出力と表示しジ
スタ１４の内容の差が許容値以内であるにもかかわらず
、表示器１６の表示内容を所定値としたい場合、例えば
、車両停止時には、前記ヒステリシス処理回路１８の作
用により、表示レジスター４の値が１のままで、所定値
、例えば、０にならず車両運転者に違和感を生ずること
がある。
従って、本実施例においては、雫表示判定回路２０を設
けることによりこの問題を解決している。即ち、零表示
判定回路２０では、常時車速力ゥン夕１２の出力を監視
しており、該車速力ウンタ１２の出力信号１０２が０に
なると、ヒステリシス処理回路１８の出力の状態にかか
わらず、零信号１０５をＯＲゲート２２に出力し、ＡＮ
Ｄゲート２４によりタイミングパルス発生回路２６出力
のラッチ信号１０６に応じたタイミングで表示レジスタ
１４の内容を車速力ウンタ１２の出力信号１０２（０）
に応じて書き換え、表示レジスタ１４の内容が０となり
、表示器１６の表示値が０肋／ｈ或いは仇ｈｉ〆ｅ／ｈ
となるようにしている。一方、車両運転者に車両停止時
の車速０を先行表示するため、実車遠が０でなくても、
ある設定値、例えば５物／ｈ以下となった時、表示の値
を強制的に０にすることが望まれる場合もある。このよ
うな要請を満足させた、本発明の第２実施例を第４図に
示す。本実施例は、雫表示判定回路５０が、車速力ウン
タ１２の出力信号１０２が所定値、例えば５榊／ｈ相当
以下となった時に零表示信号１０８に“１”を出力する
ものとされると共に、該零表示信号１０８とタイミング
発生回路２６出力のラッチ信号１０６との論理積を表示
レジスター４にリセット信号として出力するＡＮＤゲー
ト５２と、反転器５４で反転された前記零表示信号１０
８、前記ラッチ信号１０６及び前記ヒステリシス処理回
路１８出力の表有信号１０４の論理積を表示レジスタ１
４にラッチ信号として出力する３入力ＡＮＤゲート５６
とを備えたものである。他の点については前記第１実施
例と同様であるので説明は省略する。本実施例において
は、車速力ウンタ１２の出力信号１０２が設定値以下に
なると、雫表示判定回路５０出力の零表示信号１０８が
“１”となる。
けることによりこの問題を解決している。即ち、零表示
判定回路２０では、常時車速力ゥン夕１２の出力を監視
しており、該車速力ウンタ１２の出力信号１０２が０に
なると、ヒステリシス処理回路１８の出力の状態にかか
わらず、零信号１０５をＯＲゲート２２に出力し、ＡＮ
Ｄゲート２４によりタイミングパルス発生回路２６出力
のラッチ信号１０６に応じたタイミングで表示レジスタ
１４の内容を車速力ウンタ１２の出力信号１０２（０）
に応じて書き換え、表示レジスタ１４の内容が０となり
、表示器１６の表示値が０肋／ｈ或いは仇ｈｉ〆ｅ／ｈ
となるようにしている。一方、車両運転者に車両停止時
の車速０を先行表示するため、実車遠が０でなくても、
ある設定値、例えば５物／ｈ以下となった時、表示の値
を強制的に０にすることが望まれる場合もある。このよ
うな要請を満足させた、本発明の第２実施例を第４図に
示す。本実施例は、雫表示判定回路５０が、車速力ウン
タ１２の出力信号１０２が所定値、例えば５榊／ｈ相当
以下となった時に零表示信号１０８に“１”を出力する
ものとされると共に、該零表示信号１０８とタイミング
発生回路２６出力のラッチ信号１０６との論理積を表示
レジスター４にリセット信号として出力するＡＮＤゲー
ト５２と、反転器５４で反転された前記零表示信号１０
８、前記ラッチ信号１０６及び前記ヒステリシス処理回
路１８出力の表有信号１０４の論理積を表示レジスタ１
４にラッチ信号として出力する３入力ＡＮＤゲート５６
とを備えたものである。他の点については前記第１実施
例と同様であるので説明は省略する。本実施例において
は、車速力ウンタ１２の出力信号１０２が設定値以下に
なると、雫表示判定回路５０出力の零表示信号１０８が
“１”となる。
従って、ヒステリシス処理回路１８の出力の状態に拘ら
ず、タイミング発生回路２６出力のラツチ信号１０６が
“１”になると、表示レジスタ１４の内容が強制的にリ
セットされて０となり、従って、表示器１６の表示値も
実車遠に先行して０物／ｈ或いは肌ｉそｅ／ｈとなるも
のである。なお、前記実施例においては、いずれも、ヒ
ステリシス処理回路がすべてデジタル回路で構成され、
又設定値も正負両方向同一の単一値であったが、ヒステ
リシス処理回路の構成は、前記実施例に限定されない。
本発明に用いられるヒステリシス処理回路の第１の変形
例を第５図に示す。このヒステリシス処理回路６０は、
前記実施例と同様のデジタル減算回路３０と、該デジタ
ル減算回路３０の減算結果出力１１０（デジタル信号）
をアナログ信号に変換するデジタルーァナログ変換器６
２と、該デジタルーアナログ変換器６２出力の絶対値を
取る絶対値回路６４と、該絶対値回路６４の出力をアナ
ログ設定回路６６でアナログ設定されたヒステリシスの
設定値と比較して差有信号１０４を出力する比較回路６
８と、から構成されている。このヒステリシス処理回路
６０１こおいては、デジタル減算回路３０の減算結果出
力１１０（デジタル信号）がデジタルーアナログ変換器
６２により、正負電圧のアナログ信号に変換される。
ず、タイミング発生回路２６出力のラツチ信号１０６が
“１”になると、表示レジスタ１４の内容が強制的にリ
セットされて０となり、従って、表示器１６の表示値も
実車遠に先行して０物／ｈ或いは肌ｉそｅ／ｈとなるも
のである。なお、前記実施例においては、いずれも、ヒ
ステリシス処理回路がすべてデジタル回路で構成され、
又設定値も正負両方向同一の単一値であったが、ヒステ
リシス処理回路の構成は、前記実施例に限定されない。
本発明に用いられるヒステリシス処理回路の第１の変形
例を第５図に示す。このヒステリシス処理回路６０は、
前記実施例と同様のデジタル減算回路３０と、該デジタ
ル減算回路３０の減算結果出力１１０（デジタル信号）
をアナログ信号に変換するデジタルーァナログ変換器６
２と、該デジタルーアナログ変換器６２出力の絶対値を
取る絶対値回路６４と、該絶対値回路６４の出力をアナ
ログ設定回路６６でアナログ設定されたヒステリシスの
設定値と比較して差有信号１０４を出力する比較回路６
８と、から構成されている。このヒステリシス処理回路
６０１こおいては、デジタル減算回路３０の減算結果出
力１１０（デジタル信号）がデジタルーアナログ変換器
６２により、正負電圧のアナログ信号に変換される。
即ち車速力ゥンタ１２の出力信号１０２が表示レジスタ
１４の内容１０３より大である場合には、正電圧、車速
力ウンタ１２の出力信号１０２が表示レジスタ１４の内
容１０３より小である場合には、負電圧が出力される。
このデジタルーアナログ変換器６２の出力の正負電圧は
、絶対値回路６４により絶対値化され、この出力とアナ
ログ設定回路６６で設定されている設定値が比較回路６
８で比較され、絶対値回路６４の出力が設定値を越えた
時、差有信号１０４が“１”とされるものである。本発
明に用いられるヒステリシス処理回路の第２の変形例を
第６図に示す。
１４の内容１０３より大である場合には、正電圧、車速
力ウンタ１２の出力信号１０２が表示レジスタ１４の内
容１０３より小である場合には、負電圧が出力される。
このデジタルーアナログ変換器６２の出力の正負電圧は
、絶対値回路６４により絶対値化され、この出力とアナ
ログ設定回路６６で設定されている設定値が比較回路６
８で比較され、絶対値回路６４の出力が設定値を越えた
時、差有信号１０４が“１”とされるものである。本発
明に用いられるヒステリシス処理回路の第２の変形例を
第６図に示す。
このヒステリシス処理回路７０は、前記実施例と同様の
デジタル減算回路３０と、ヒステリシスの正側の設定値
をデジタル設定する第１のデジタル設定回路７２と、該
第１のデジタル設定回路７２で設定された正側の設定値
と前記デジタル減算回路３０の減算結果出力１ １０を
比較し、減算結果が正側の設定値より大である時に出力
信号１１２を発生する、前記実施例と同様の第１の比較
回路３６と、ヒステリシスの負側の設定値をデジタル設
定する第２のデジタル設定回路７４と、前記デジタル減
算回路３０の減算結果出力１１０が該負側の設定値より
小である時に出力信号１１３を発生する、前記実施例と
同様の第２の比較回路３８と、前記第１の比較回路３６
及び第２の比較回路３８の出力の論理和を差有信号１０
４として出力するＯＲゲート７６とから構成されている
。このヒステリシス処理回路７０‘こおいては、正側の
設定値と負側の設定値を異なる値に設定できるため、正
側の規制が緩く、負側の規制が厳しい実際上の法規制に
対する対応が容易である。
デジタル減算回路３０と、ヒステリシスの正側の設定値
をデジタル設定する第１のデジタル設定回路７２と、該
第１のデジタル設定回路７２で設定された正側の設定値
と前記デジタル減算回路３０の減算結果出力１ １０を
比較し、減算結果が正側の設定値より大である時に出力
信号１１２を発生する、前記実施例と同様の第１の比較
回路３６と、ヒステリシスの負側の設定値をデジタル設
定する第２のデジタル設定回路７４と、前記デジタル減
算回路３０の減算結果出力１１０が該負側の設定値より
小である時に出力信号１１３を発生する、前記実施例と
同様の第２の比較回路３８と、前記第１の比較回路３６
及び第２の比較回路３８の出力の論理和を差有信号１０
４として出力するＯＲゲート７６とから構成されている
。このヒステリシス処理回路７０‘こおいては、正側の
設定値と負側の設定値を異なる値に設定できるため、正
側の規制が緩く、負側の規制が厳しい実際上の法規制に
対する対応が容易である。
本発明に用いられるヒステリシス処理回路の第３の変形
例を第７図に示す。このヒステリシス処理回路８０は、
前記実施例と同様のデジタル減算回路３０と、前記第１
の変形例と同様のデジタルーアナログ変換器６２と、ヒ
ステリシスの正側の設定値をアナログ設定する第１のア
ナログ設定回路８２と、該第１のアナログ設定回路８２
の設定値と前記デジタルーアナログ変換器６２の出力を
比較し、デジタルーァナログ変換器６２の出力が設定値
以上である場合に出力を発生する第１の比較回路８４と
、ヒステリシスの負側の設定値をアナログ設定する第２
のアナログ設定回路８６と、第２のアナログ設定回路８
６の設定値と前記デジタルーァナログ変換器６２の出力
を比較し、デジタルーアナログ変換器６２の出力が設定
値以下である場合に出力を発生する第２の比較回路８８
と、前記第１の比較回路８４と第２の比較回路８８の出
力の論理和を差有信号１０４として出力するＯＲゲート
９０とから構成されている。このヒステリシス処理回路
８０においても、設定値を正側と負側で異なる値に設定
でき、法規制に対する対応が容易である。
例を第７図に示す。このヒステリシス処理回路８０は、
前記実施例と同様のデジタル減算回路３０と、前記第１
の変形例と同様のデジタルーアナログ変換器６２と、ヒ
ステリシスの正側の設定値をアナログ設定する第１のア
ナログ設定回路８２と、該第１のアナログ設定回路８２
の設定値と前記デジタルーアナログ変換器６２の出力を
比較し、デジタルーァナログ変換器６２の出力が設定値
以上である場合に出力を発生する第１の比較回路８４と
、ヒステリシスの負側の設定値をアナログ設定する第２
のアナログ設定回路８６と、第２のアナログ設定回路８
６の設定値と前記デジタルーァナログ変換器６２の出力
を比較し、デジタルーアナログ変換器６２の出力が設定
値以下である場合に出力を発生する第２の比較回路８８
と、前記第１の比較回路８４と第２の比較回路８８の出
力の論理和を差有信号１０４として出力するＯＲゲート
９０とから構成されている。このヒステリシス処理回路
８０においても、設定値を正側と負側で異なる値に設定
でき、法規制に対する対応が容易である。
以上説明したとおり、本発明によれば、ゲート時間を短
くしても表示がちらつく恐れがなく、加減遠時及び一定
走行時のいずれにおいても良好な表示を得ることができ
、従来のデジタル表示式車速計にあった違和感をなくす
ことができる。
くしても表示がちらつく恐れがなく、加減遠時及び一定
走行時のいずれにおいても良好な表示を得ることができ
、従来のデジタル表示式車速計にあった違和感をなくす
ことができる。
具体的には、車速力ウンタのゲート時間を０．２〜０．
５秒、ヒステリシス設定値を±１物／ｈ、車速パルスを
１パルス０．５物／ｈとすることにより、加減遠時にお
いては応答性に優れ、加減速感と表示の変化値との違和
感がなく、一定走行時においてはちらつきがない良好な
結果を得ることができた。
５秒、ヒステリシス設定値を±１物／ｈ、車速パルスを
１パルス０．５物／ｈとすることにより、加減遠時にお
いては応答性に優れ、加減速感と表示の変化値との違和
感がなく、一定走行時においてはちらつきがない良好な
結果を得ることができた。
第１図は、本発明に係るデジタル表示式車速計の第１実
施例の全体構成を示すブロック線図、第２図は、前記第
１実施例におけるヒステリシス処理回路の構成例を示す
ブロック線図、第３図は、同じく前記第１実施例におけ
る各部動作波形を示す線図、第４図は、本発明に係るデ
ジタル表示式車速計の第２実施例の全体構成を示すブロ
ック線図、第５図は、本発明に用いられるヒステリシス
処理回路の第１の変形例を示すブロック線図、第６図は
、同じく第２の変形例を示すブロック線図、第７図は、
同じく第３の変形例を示すブロック線図である。 １０・・・ＡＮＤゲ−ト、１２・・・車速力ウンタ、１
４・・・表示レジスタ、１６・・・表示器、１８，６０
，７０，８０・・・ヒステリシス処理回路、２０，５０
・・・雫表示判定回路、２２・・・ＯＲゲート、２４，
５２，５６・・・ＡＮＤゲート、２６・・・タイミング
／ゞルス発生回路、５４・・・反転器。 第１図 第２図 第３図 第４図 第５図 第６図 第７図
施例の全体構成を示すブロック線図、第２図は、前記第
１実施例におけるヒステリシス処理回路の構成例を示す
ブロック線図、第３図は、同じく前記第１実施例におけ
る各部動作波形を示す線図、第４図は、本発明に係るデ
ジタル表示式車速計の第２実施例の全体構成を示すブロ
ック線図、第５図は、本発明に用いられるヒステリシス
処理回路の第１の変形例を示すブロック線図、第６図は
、同じく第２の変形例を示すブロック線図、第７図は、
同じく第３の変形例を示すブロック線図である。 １０・・・ＡＮＤゲ−ト、１２・・・車速力ウンタ、１
４・・・表示レジスタ、１６・・・表示器、１８，６０
，７０，８０・・・ヒステリシス処理回路、２０，５０
・・・雫表示判定回路、２２・・・ＯＲゲート、２４，
５２，５６・・・ＡＮＤゲート、２６・・・タイミング
／ゞルス発生回路、５４・・・反転器。 第１図 第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- １ 車速に比例して発生される車速パルスを一定ゲート
時間計数する車速カウンタと該車速カウンタの出力に応
じた表示値を記憶する表示レジスタと、該表示レジスタ
の内容を表示する表示器を備えたデジタル表示式車速計
において、前記車速カウンタの出力と前記表示レジスタ
の内容を前記一定ゲート時間満了ごとに比較し、両者の
差が許容範囲にない場合にのみ、前記表示レジスタの内
容を前記車速カウンタの出力に応じて書き換えるヒステ
リシス処理回路を設けたことを特徴とするデジタル表示
式車速計。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54170606A JPS6029069B2 (ja) | 1979-12-28 | 1979-12-28 | デジタル表示式車速計 |
| CA000367067A CA1166716A (en) | 1979-12-28 | 1980-12-18 | Digital indication type speedometer |
| EP80304657A EP0031702B1 (en) | 1979-12-28 | 1980-12-19 | Digital indication type speedometer |
| DE8080304657T DE3070248D1 (en) | 1979-12-28 | 1980-12-19 | Digital indication type speedometer |
| US06/218,834 US4368427A (en) | 1979-12-28 | 1980-12-22 | Digital indication type speedometer |
| AU65850/80A AU542417B2 (en) | 1979-12-28 | 1980-12-24 | Digital speedometer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54170606A JPS6029069B2 (ja) | 1979-12-28 | 1979-12-28 | デジタル表示式車速計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694269A JPS5694269A (en) | 1981-07-30 |
| JPS6029069B2 true JPS6029069B2 (ja) | 1985-07-08 |
Family
ID=15907961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54170606A Expired JPS6029069B2 (ja) | 1979-12-28 | 1979-12-28 | デジタル表示式車速計 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4368427A (ja) |
| EP (1) | EP0031702B1 (ja) |
| JP (1) | JPS6029069B2 (ja) |
| AU (1) | AU542417B2 (ja) |
| CA (1) | CA1166716A (ja) |
| DE (1) | DE3070248D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710455A (en) * | 1980-06-23 | 1982-01-20 | Toyota Motor Corp | Digital speedometer |
| JPS5788487A (en) * | 1980-11-20 | 1982-06-02 | Nippon Denso Co | Vehicle indicator |
| FR2551218B1 (fr) * | 1983-08-30 | 1986-10-17 | Telemecanique Electrique | Procede de determination d'une vitesse et dispositif de mise en oeuvre |
| JPS60228926A (ja) * | 1984-04-26 | 1985-11-14 | Tokyo Electric Co Ltd | ラベルプリンタ付き電子料金秤 |
| US4800377A (en) * | 1987-05-20 | 1989-01-24 | Slade Charles E | Speed reducing signal |
| US4894613A (en) * | 1988-09-02 | 1990-01-16 | Hamilton Standard Controls, Inc. | Inductive speed sensor having switching hysteresis for increasing the magnitude of a phase shift |
| DE3927966A1 (de) * | 1989-08-24 | 1991-02-28 | Vdo Schindling | Verfahren und schaltungsanordnung zur erzeugung einer eingangsgroesse fuer ein kreuzspulanzeigeinstrument |
| FR2664387B1 (fr) * | 1990-07-03 | 1992-10-23 | Cogema | Dispositif de controle de l'absence de mouvement d'un appareil electrique portatif. |
| JPH065556U (ja) * | 1992-06-30 | 1994-01-25 | 西川産業株式会社 | 敷用寝具 |
| US6333687B1 (en) | 1995-05-04 | 2001-12-25 | Labelle Paul J. | Automatic underspeed warning system |
| US5656992A (en) * | 1996-03-25 | 1997-08-12 | Mcneill; Sheila Ann | Externally mounted vehicle speedometer display |
| JPH10253663A (ja) * | 1997-03-12 | 1998-09-25 | Yazaki Corp | クロスコイル形計器の駆動装置 |
| US7171542B1 (en) * | 2000-06-19 | 2007-01-30 | Silicon Labs Cp, Inc. | Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins |
| US10404239B2 (en) | 2016-06-03 | 2019-09-03 | Caterpillar Inc. | Control system for controlling operation of a machine by imposing shaped hysterisis |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3908116A (en) * | 1974-08-16 | 1975-09-23 | Rockwell International Corp | Digital data filter |
| US3962567A (en) * | 1975-01-13 | 1976-06-08 | Trw Inc. | Digital display apparatus having jitter correction |
| US4007419A (en) * | 1975-10-02 | 1977-02-08 | Richard Jasmine | Digital bicycle speedometer-odometer |
| US4076999A (en) * | 1976-02-19 | 1978-02-28 | General Electric Company | Circuit for limiting the spindle speed of a machine |
| US4091662A (en) * | 1977-07-18 | 1978-05-30 | Ervin Mitchel Emanuel | Apparatus for testing the performance of electric motors |
| US4151466A (en) * | 1977-12-05 | 1979-04-24 | Ford Motor Company | Digital speedometer with index counter control of display |
| US4158172A (en) * | 1977-12-05 | 1979-06-12 | Ford Motor Company | Digital speedometer for indicating velocity in at least two selectable units of measurement |
| US4204157A (en) * | 1978-05-12 | 1980-05-20 | Motorola, Inc. | Periodic engine speed monitoring circit utilizing sampling circuitry |
| US4243938A (en) * | 1978-10-16 | 1981-01-06 | The Echlin Manufacturing Company | Digital bar graph tachometer |
-
1979
- 1979-12-28 JP JP54170606A patent/JPS6029069B2/ja not_active Expired
-
1980
- 1980-12-18 CA CA000367067A patent/CA1166716A/en not_active Expired
- 1980-12-19 EP EP80304657A patent/EP0031702B1/en not_active Expired
- 1980-12-19 DE DE8080304657T patent/DE3070248D1/de not_active Expired
- 1980-12-22 US US06/218,834 patent/US4368427A/en not_active Expired - Lifetime
- 1980-12-24 AU AU65850/80A patent/AU542417B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3070248D1 (en) | 1985-04-04 |
| AU542417B2 (en) | 1985-02-21 |
| EP0031702A1 (en) | 1981-07-08 |
| JPS5694269A (en) | 1981-07-30 |
| CA1166716A (en) | 1984-05-01 |
| US4368427A (en) | 1983-01-11 |
| AU6585080A (en) | 1981-07-02 |
| EP0031702B1 (en) | 1985-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6029069B2 (ja) | デジタル表示式車速計 | |
| US4380733A (en) | Frequency and speed display device | |
| US4368426A (en) | Digital indication type speedometer | |
| JPH01316664A (ja) | ディジタル式速度計 | |
| EP0042691B1 (en) | Digital indication type speedometer | |
| JPH033183B2 (ja) | ||
| JPS5952381B2 (ja) | デジタル表示式車速計 | |
| JPS6014303B2 (ja) | デジタル表示式車速計 | |
| JPH0373034B2 (ja) | ||
| JPS57189071A (en) | Display driver for digital speedometer | |
| JP2908080B2 (ja) | 可変分周回路 | |
| JPS59107266A (ja) | 電子式表示装置 | |
| SU1659997A1 (ru) | Устройство дл сравнени чисел | |
| JPH0514206B2 (ja) | ||
| JPH0329749Y2 (ja) | ||
| US5007035A (en) | Distance pulse averaging unit | |
| JPS6023695Y2 (ja) | 車両用速度表示装置 | |
| JPH0714901Y2 (ja) | エンジン回転信号処理装置 | |
| JPS62267672A (ja) | 周波数測定装置 | |
| JPS626116A (ja) | 積算計 | |
| JPH05180856A (ja) | 車両用速度計 | |
| JPS6113929Y2 (ja) | ||
| JPS6231917Y2 (ja) | ||
| JPS6052775A (ja) | 加速度表示装置 | |
| JPH0139525B2 (ja) |