JPH0332229B2 - - Google Patents

Info

Publication number
JPH0332229B2
JPH0332229B2 JP56098573A JP9857381A JPH0332229B2 JP H0332229 B2 JPH0332229 B2 JP H0332229B2 JP 56098573 A JP56098573 A JP 56098573A JP 9857381 A JP9857381 A JP 9857381A JP H0332229 B2 JPH0332229 B2 JP H0332229B2
Authority
JP
Japan
Prior art keywords
wiring
molybdenum
cutting
circuit
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56098573A
Other languages
English (en)
Other versions
JPS58167A (ja
Inventor
Takashi Iwai
Tatsuyuki Ichinose
Noriaki Sato
Hitoshi Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56098573A priority Critical patent/JPS58167A/ja
Publication of JPS58167A publication Critical patent/JPS58167A/ja
Publication of JPH0332229B2 publication Critical patent/JPH0332229B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493Fuses, i.e. interconnections changeable from conductive to non-conductive

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置特にモリブデン配線/二
酸化シリコン/多結晶シリコン(半導体層)の構
造において、多結晶シリコンをヒーターとして用
い、選択的に電流を流してその上のモリブデン配
線の一部を酸化、昇華させ切断することによつて
プログラムをなした読出し専用記憶装置に関す
る。
従来技術において、ヒユーズ方式よりプログラ
ムされる読出し専用記憶装置のヒユーズ材料に
は、多結晶シリコン(ポリシリコン)、ニツケル
(Ni)、チタン・タングステン(Ti−W)などが
用いられ、これはヒユーズとして集積回路(IC)
内に配線の一部として組込まれ、それを切断する
ことによつてプログラミングがなされている。
プログラミングに用いるこれらの材料から成る
ヒユーズの切断は一般的に電気的な溶断により、
切断には1400℃以上の高温を必要とするので大電
力を必要とする。というのは、かかる材料はIC
の配線の一部として使用されるので、それを切断
のための高温に上げやすいように抵抗を大にした
とすると、もしその部分が回路的に切断の必要が
なく、回路の一部として使用されたとき回路に高
抵抗層が存在することになり、回路の動作時間が
遅くなる。従つて、現実には、抵抗をあまり大に
することをせず、切断のためには電流を大にする
ことによつてカバーしてきた。更に切断はポリシ
リコン材料などの溶断であるため、切断がすつき
りした形にならず、外見上、切断の確認がむずか
しい。
本願の発明者は、PROMのプログラミングに
用いる配線にモリブデンを用い、それに酸素雰囲
気中でレーザビームの照射を行うと、モリブデン
は酸化してMoO3となり、それの揮発性を利用し
て所望の部分のモリブデンを昇華させることが可
能であることを確認した。
本願発明の目的は従来技術における前述の問題
を解決するにあり、そのために、集積回路を構成
する配線の切断によりプログラムされる記憶装置
において、該配線は、酸化されると昇華する金属
材料にて形成し、該配線は絶縁層を介して該集積
回路とは独立の半導体層の抵抗体上に配置し、該
半導体層に通電してそれを加熱し、この熱により
該配線の切断部分を酸化し昇華させて、切断せし
めたことを特徴とする半導体装置を提供する。
かかるPROMにおいては、モリブデン配線で
直接ICの配線を行い、他方モリブデンを昇華さ
せるためのヒータまたは抵抗体としては配線とは
別にポリシリコンの如き半導体層で抵抗体を用意
する。つまり、切断用回路とIC用配線とは区別
され独立しているので、ヒータまたは抵抗体によ
つて構成される切断用回路がICの高速化の妨げ
または障害となることはない。
以下、本発明の半導体装置の実施例を添付図面
を参照して説明する。
第1図には従来技術によるヒユーズ方式の
PROMの一部が平面図で示される。図において、
1と1′とはプログラミングに用いられるアルミ
ニウム配線を示し、両配線は例えばポリシリコン
またはTi−W合金の配線2で接続されている。
プログラミングのためのアルミニウム配線1と
1′の接続を切りたいときは両者間に大電流を流
して配線2を溶断する。配線2が溶断するときそ
の熱でアルミニウム配線1,1′特にそれぞれの
端部分が溶融してつながつてしまうことを回避す
るために、配線2は少なくとも5μm以上の長さに
設計しなければならなかつた(その巾は2μm前後
として)。配線2の溶断に必要な電流は、印加電
圧を10Vとして、一般に数十ミリアンペア程度の
大きさのものであつた。
本発明の実施例は、第2図aの平面図とそのb
の断面図に示される。この実施例において、断線
されるべきヒユーズ材料としてモリブデンを選
び、それの酸化、昇華を利用する。図において、
11はモリブデン配線で、その切断またはヒユー
ズ部分12は、厚さは1μmより小にまた巾は約
2μmに設定する。ところで、第2図aに示される
ものは、全面が例えば燐珪酸ガラス(PSG)の
保護膜で覆われており、切断部分12を切断する
ときには、保護膜に窓13を窓開けしなければな
らない。切断部分12の長さLはかかる窓開け技
術によつて定まる窓13の(図に見て)横方向の
拡がりに左右される。つまり、切断部分12は次
に説明するポリシリコン層の加熱により酸化、昇
華するから、従来技術の場合の如く配線の他の部
分の溶融を懸念する必要がないから、切断部分を
空気にさらすために必要な保護膜の窓開け技術が
許す限りにおいてかなり短くすることができ、そ
のことは製造される半導体装置の小型化に寄与す
る。
かかるモリブデン配線11の切断部分は、第2
図aのB−B線に沿う断面図である第2図bに見
られる如く、厚さ約1000Åの二酸化シリコン膜1
4の如き絶縁層を介して、厚さ2000〜4000Åのポ
リシリコン層(半導体層)15の上に形成され
る。モリブデンは酸素雰囲気または空気中で500
℃以上で酸化し昇華するから、ヒータすなわち抵
抗体であるポリシリコン層に電流を流しその自己
発熱でモリブデン配線の切断部分を500℃以上に
熱してやらなければならない。この電流値は電圧
およびヒータとして動くポリシリコン層の抵抗値
によつて決定されるが、実験の結果、電圧を10V
として、従来技術においてポリシリコン層の溶断
に必要な数十ミリアンペアに比べ20ミリアンペア
未満で足りることが確認された。
以上に説明した如く、本発明にかかるPROM
においては、 イ IC回路(モリブデン配線11はその一部)
と切断回路またはヒータ回路(ポリシリコン層
15)とは完全に分離されうる。
ロ 切断用回路(ヒータ回路)はIC回路から独
立であるので、それは素子の操作速度に影響を
与えない。そのために、抵抗体として用いるポ
リシリコン層の抵抗値はいわば自由に高い値に
設定することが可能となる。
ハ IC回路の配線にはモリブデン(金属)を使
用するので、IC回路の操作の高速化が可能と
なる。
ニ 前述したように保護膜に究開けをしておく
と、モリブデンは空気にさらされ500℃の程度
の低温度で酸化、昇華するので、従来のヒユー
ズ方式の場合の如く大なる電流値を必要としな
い。更に、従来技術における溶断ではきないの
で、モリブデン配線の切断部(昇華した部分)
はきれいに保たれ、配線材料の飛散、付着によ
る短絡の危険や美観の低下がない。
という効果が得られる。
モリブデン配線の切断部分の昇華のためには保
護膜に窓開けをなしたが、保護膜に例えばPSG
を用いたものであれば、切断後において、レーザ
ビームの照射によつてPSGを溶融して窓をふさ
ぐようにしてもよい。
なお、以上の本発明の説明においてはモリブデ
ンを例にとつたが、本発明の適用範囲はその場合
に限定されるものではなく、タングステンの如き
その他の金属材料を用いる場合にも及ぶものであ
る。
【図面の簡単な説明】
第1図は従来のヒユーズ方式によるPROMの
一部の平面図、第2図は本発明にかかるPROM
の一部の平面図と断面図である。 11…モリブデン配線、12…モリブデン配線
の切断(ヒユーズ)部分、13…窓、14…二酸
化シリコン膜、15…ポリシリコン層。

Claims (1)

    【特許請求の範囲】
  1. 1 集積回路を構成する配線の切断によりプログ
    ラムされる記憶装置において、該配線は、酸化さ
    れると昇華する金属材料にて形成し、該配線は絶
    縁層を介して該集積回路とは独立の半導体層の抵
    抗体上に配置し、該半導体層に通電してそれを加
    熱し、この熱により該配線の切断部分を酸化し昇
    華させて、切断せしめたことを特徴とする半導体
    装置。
JP56098573A 1981-06-25 1981-06-25 半導体装置 Granted JPS58167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56098573A JPS58167A (ja) 1981-06-25 1981-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56098573A JPS58167A (ja) 1981-06-25 1981-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS58167A JPS58167A (ja) 1983-01-05
JPH0332229B2 true JPH0332229B2 (ja) 1991-05-10

Family

ID=14223407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56098573A Granted JPS58167A (ja) 1981-06-25 1981-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS58167A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014434B2 (ja) * 1981-11-16 1985-04-13 アルプス電気株式会社 デイスク駆動装置のドア開閉機構
US4564930A (en) * 1982-07-20 1986-01-14 Pioneer Electronic Corporation Disc carrying system
US4748197A (en) * 1984-06-27 1988-05-31 Allied Corporation Fiber for reinforcing plastic composites and reinforced plastic composites therefrom
JPS61111563A (ja) * 1984-11-05 1986-05-29 Mitsubishi Electric Corp 半導体装置の金属配線切断方法
US6023091A (en) * 1995-11-30 2000-02-08 Motorola, Inc. Semiconductor heater and method for making

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617060A (en) * 1979-07-23 1981-02-18 Fujitsu Ltd Semiconductor device
JPS5643758A (en) * 1979-09-17 1981-04-22 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS58167A (ja) 1983-01-05

Similar Documents

Publication Publication Date Title
JPS63160268A (ja) 金属ヒューズリンクを用いた書込み可能なmosメモリ及びその製造方法
JPH0379871B2 (ja)
JPS5829629B2 (ja) プログラム可能半導体装置およびその製造方法
US4198744A (en) Process for fabrication of fuse and interconnects
US4272753A (en) Integrated circuit fuse
US4747076A (en) Method of writing information into a fuse-type ROM
EP0078165A2 (en) A semiconductor device having a control wiring layer
US4679310A (en) Method of making improved metal silicide fuse for integrated circuit structure
JPH10199712A (ja) 二層型プログラマブル抵抗器
JPH0332229B2 (ja)
US5572050A (en) Fuse-triggered antifuse
EP0720230A2 (en) Fuse structure for an integrated circuit device
JPH01184861A (ja) レーザ光によるトリミング方法
DE1489283B2 (de) Kontaktstück zur Kontaktierung von ThermoelementschenkeIn
JPS584819B2 (ja) ハンドウタイソウチ
JPS5892252A (ja) 半導体装置の製造方法
JPH0328069B2 (ja)
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP4164054B2 (ja) ポリシリコンヒューズを有する半導体装置
JPH0553072B2 (ja)
JP2508293B2 (ja) 半導体装置及びその製造方法
JPS5987736A (ja) 半導体記憶装置
JPS5892251A (ja) 半導体装置の製造方法
JPS5877097A (ja) プログラマブル・リ−ド・オンリ・メモリ素子
JPS5877096A (ja) プログラマブル・リ−ド・オンリ・メモリ素子