JPH0341479Y2 - - Google Patents
Info
- Publication number
- JPH0341479Y2 JPH0341479Y2 JP3887284U JP3887284U JPH0341479Y2 JP H0341479 Y2 JPH0341479 Y2 JP H0341479Y2 JP 3887284 U JP3887284 U JP 3887284U JP 3887284 U JP3887284 U JP 3887284U JP H0341479 Y2 JPH0341479 Y2 JP H0341479Y2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- film
- silicon nitride
- tft
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 68
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 39
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、複層構造に配置されている複数の薄
膜半導体素子と、これらの複数の薄膜半導体素子
の上方に設けられているプラズマ窒化シリコン膜
とをそれぞれ具備する半導体装置に関する。
膜半導体素子と、これらの複数の薄膜半導体素子
の上方に設けられているプラズマ窒化シリコン膜
とをそれぞれ具備する半導体装置に関する。
背景技術とその問題点
本考案者は、特願昭58−248972号において、チ
ヤネルが形成される活性層、ゲート絶縁膜、ゲー
ト電極、ソース領域、ドレイン領域、これらのソ
ース領域及びドレイン領域の取り出し電極をそれ
ぞれ形成した後、少なくとも上記活性層の上方に
プラズマ窒化シリコン膜（プラズマCVD法によ
り形成された窒化シリコン膜）を形成し、次いで
アニールを行うようにしたMOS型薄膜トランジ
スタ（以下MOS TFTと称する）の製造方法を
開示した。そしてこの製造方法によれば、上述の
プラズマ窒化シリコン膜に含まれている水素が活
性層に注入されてトラツプが埋められるため、し
きい値電圧VT及び動作に要するゲート電圧が十
分小さくかつ実効移動度μeffが極めて大きいMOS
TFTを製造することができることを述べた。
ヤネルが形成される活性層、ゲート絶縁膜、ゲー
ト電極、ソース領域、ドレイン領域、これらのソ
ース領域及びドレイン領域の取り出し電極をそれ
ぞれ形成した後、少なくとも上記活性層の上方に
プラズマ窒化シリコン膜（プラズマCVD法によ
り形成された窒化シリコン膜）を形成し、次いで
アニールを行うようにしたMOS型薄膜トランジ
スタ（以下MOS TFTと称する）の製造方法を
開示した。そしてこの製造方法によれば、上述の
プラズマ窒化シリコン膜に含まれている水素が活
性層に注入されてトラツプが埋められるため、し
きい値電圧VT及び動作に要するゲート電圧が十
分小さくかつ実効移動度μeffが極めて大きいMOS
TFTを製造することができることを述べた。
ところで、集積密度を上げるためにMOS
TFTを基板上に何層も積層して素子を三次元的
に配置する場合、これらの三次元的に配置された
素子上に上述と同様なプラズマ窒化シリコン膜を
形成して上述と同様な効果を得ることは、次のよ
うな理由により容易ではない。即ち、上述の
MOS TFTにおいては、ソース領域またはドレ
イン領域の電極材料としてはAlを用い、またゲ
ート電極の材料としてはDOPOS（不純物をドー
プした多結晶シリコン）を用いるのが通常である
が、これらのAl及びDOPOSは水素の拡散を阻止
する性質を有している。そして、MOS TFTを
多層に積層すると上述のAl及びDOPOSが多層に
積層された構造になるので、特に最下層に形成さ
れているMOS TFTの活性層に上述のプラズマ
窒化シリコン膜中の水素が拡散移動するのは極め
て困難である。従つて、各MOS TFTの特性を
向上させて、特性が良好な三次元構造の半導体装
置を得るのは難しい。
TFTを基板上に何層も積層して素子を三次元的
に配置する場合、これらの三次元的に配置された
素子上に上述と同様なプラズマ窒化シリコン膜を
形成して上述と同様な効果を得ることは、次のよ
うな理由により容易ではない。即ち、上述の
MOS TFTにおいては、ソース領域またはドレ
イン領域の電極材料としてはAlを用い、またゲ
ート電極の材料としてはDOPOS（不純物をドー
プした多結晶シリコン）を用いるのが通常である
が、これらのAl及びDOPOSは水素の拡散を阻止
する性質を有している。そして、MOS TFTを
多層に積層すると上述のAl及びDOPOSが多層に
積層された構造になるので、特に最下層に形成さ
れているMOS TFTの活性層に上述のプラズマ
窒化シリコン膜中の水素が拡散移動するのは極め
て困難である。従つて、各MOS TFTの特性を
向上させて、特性が良好な三次元構造の半導体装
置を得るのは難しい。
考案の目的
本考案は、上述の問題にかんがみ、従来の半導
体装置が有する上述のような欠点を是正した半導
体装置を提供することを目的とする。
体装置が有する上述のような欠点を是正した半導
体装置を提供することを目的とする。
考案の概要
本考案に係る半導体装置は、複層構造に配置さ
れている複数の薄膜半導体素子と、これらの複数
の薄膜半導体素子の上方に設けられているプラズ
マ窒化シリコン膜とをそれぞれ具備する半導体装
置において、各薄膜半導体素子の動作領域の少な
くとも一部が上記プラズマ窒化シリコン膜と絶縁
層のみを介して上下に対向配置され、これによつ
て、上記プラズマ窒化シリコン膜に含まれている
水素が上記絶縁層のみを介して上記複数の薄膜半
導体素子のそれぞれの活性層に注入されるように
している。このように構成することによつて、ア
ニールを行うことによりプラズマ窒化シリコン膜
中の水素が各薄膜半導体素子の活性層に容易にか
つ確実にしかも十分に注入され、このため特性が
良好な三次元構造の半導体装置を得ることができ
る。
れている複数の薄膜半導体素子と、これらの複数
の薄膜半導体素子の上方に設けられているプラズ
マ窒化シリコン膜とをそれぞれ具備する半導体装
置において、各薄膜半導体素子の動作領域の少な
くとも一部が上記プラズマ窒化シリコン膜と絶縁
層のみを介して上下に対向配置され、これによつ
て、上記プラズマ窒化シリコン膜に含まれている
水素が上記絶縁層のみを介して上記複数の薄膜半
導体素子のそれぞれの活性層に注入されるように
している。このように構成することによつて、ア
ニールを行うことによりプラズマ窒化シリコン膜
中の水素が各薄膜半導体素子の活性層に容易にか
つ確実にしかも十分に注入され、このため特性が
良好な三次元構造の半導体装置を得ることができ
る。
実施例
以下本考案に係る半導体装置を二層のMOS
TFTから成るＣ−MOSインバータに適用した一
実施例につき図面を参照しながら説明する。
TFTから成るＣ−MOSインバータに適用した一
実施例につき図面を参照しながら説明する。
第１図に示すように、本実施例によるＣ−
MOSインバータにおいては、石英基板１上に
SiO2膜２が形成され、このSiO2膜２上に第１層
の薄膜半導体素子としてのｎチヤネル型のMOS
TFT３が形成されている。このMOS TFT３
は、多結晶シリコン膜から成る活性層５と、この
多結晶シリコン膜にｎ型不純物、例えばAsを選
択的に拡散することにより形成されたn+層から
成るソース領域６及びドレイン領域７と、活性層
５上に形成されたSiO2膜から成るゲート絶縁膜
８と、このゲート絶縁膜８上に形成された
DOPOS膜から成るゲート電極９等から成つてい
る。
MOSインバータにおいては、石英基板１上に
SiO2膜２が形成され、このSiO2膜２上に第１層
の薄膜半導体素子としてのｎチヤネル型のMOS
TFT３が形成されている。このMOS TFT３
は、多結晶シリコン膜から成る活性層５と、この
多結晶シリコン膜にｎ型不純物、例えばAsを選
択的に拡散することにより形成されたn+層から
成るソース領域６及びドレイン領域７と、活性層
５上に形成されたSiO2膜から成るゲート絶縁膜
８と、このゲート絶縁膜８上に形成された
DOPOS膜から成るゲート電極９等から成つてい
る。
また、MOS TFT３上にはSiO2膜から成る層
間絶縁膜１１が形成されていて、この層間絶縁膜
１１上に第２層の薄膜半導体素子としてのｐチヤ
ネル型のMOS TFT１２が形成されている。こ
のMOS TFT１２は、多結晶シリコン膜から成
る活性層１４と、この多結晶シリコン膜にｐ型不
純物、例えばＢを選択的に拡散することにより形
成されたp+層から成るソース領域１５及びドレ
イン領域１６と、活性層１４上に形成された
SiO2膜から成るゲート絶縁膜１７と、このゲー
ト絶縁膜１７上に形成されたDOPOS膜から成る
ゲート電極１８等から成つている。さらにMOS
TFT１２上にはSiO2膜から成る絶縁膜２０が形
成されている。なおMOS TFT１２のドレイン
領域１６は、層間絶縁膜１１の開口１１ａを通じ
てMOS TFT３のドレイン領域７と接続されて
いると共に、このドレイン領域１５上にはAl電
極２１が形成されている。
間絶縁膜１１が形成されていて、この層間絶縁膜
１１上に第２層の薄膜半導体素子としてのｐチヤ
ネル型のMOS TFT１２が形成されている。こ
のMOS TFT１２は、多結晶シリコン膜から成
る活性層１４と、この多結晶シリコン膜にｐ型不
純物、例えばＢを選択的に拡散することにより形
成されたp+層から成るソース領域１５及びドレ
イン領域１６と、活性層１４上に形成された
SiO2膜から成るゲート絶縁膜１７と、このゲー
ト絶縁膜１７上に形成されたDOPOS膜から成る
ゲート電極１８等から成つている。さらにMOS
TFT１２上にはSiO2膜から成る絶縁膜２０が形
成されている。なおMOS TFT１２のドレイン
領域１６は、層間絶縁膜１１の開口１１ａを通じ
てMOS TFT３のドレイン領域７と接続されて
いると共に、このドレイン領域１５上にはAl電
極２１が形成されている。
またMOS TFT３のソース領域６上には、層
間絶縁膜１１の開口１１ｂを通じてDOPOSから
成る取り出し電極２２が形成されていて、この取
り出し電極２２の一端には絶縁膜２０の開口２０
ａを通じてAl電極２３が形成されている。一方、
MOS TFT１２のソース領域１５には、絶縁膜
２０の開口２０ｂを通じてAl電極２４が形成さ
れている。そして上述のAl電極２１，２３，２
４と、絶縁膜２０と、層間絶縁膜１１の一部との
上にプラズマ窒化シリコン膜２６が形成されてい
る。なおこのプラズマ窒化シリコン膜２６は、
MOS TFT３，１２のパツシベーシヨン膜とし
ての役割を果たすと共に、水素の供給源としての
役割を果たしている。また本実施例においては、
活性層５、ソース領域６及びドレイン領域７が
MOS TFT３の動作領域を、また活性層１４、
ソース領域１５及びドレイン領域１６がMOS
TFT１２の動作領域をそれぞれ構成している。
間絶縁膜１１の開口１１ｂを通じてDOPOSから
成る取り出し電極２２が形成されていて、この取
り出し電極２２の一端には絶縁膜２０の開口２０
ａを通じてAl電極２３が形成されている。一方、
MOS TFT１２のソース領域１５には、絶縁膜
２０の開口２０ｂを通じてAl電極２４が形成さ
れている。そして上述のAl電極２１，２３，２
４と、絶縁膜２０と、層間絶縁膜１１の一部との
上にプラズマ窒化シリコン膜２６が形成されてい
る。なおこのプラズマ窒化シリコン膜２６は、
MOS TFT３，１２のパツシベーシヨン膜とし
ての役割を果たすと共に、水素の供給源としての
役割を果たしている。また本実施例においては、
活性層５、ソース領域６及びドレイン領域７が
MOS TFT３の動作領域を、また活性層１４、
ソース領域１５及びドレイン領域１６がMOS
TFT１２の動作領域をそれぞれ構成している。
なお本実施例においては、上述のｎチヤネル型
のMOS TFT３とｐチヤネル型のMOS TFT１
２とから第２図に示すようなＣ−MOSインバー
タが構成されていて、MOS TFT３のソース領
域６に接続されているAl電極２３を接地すると
共に、MOS TFT１２のソース領域１６に接続
されているAl電極２４に電源VSSを接続した状態
で、MOS TFT３のゲート電極９とMOS TFT
１２のゲート電極１８とに入力VINを印加し、
MOS TFT１２のドレイン領域１６に接続され
ているAl電極２１から出力VOUTを得るようにな
つている。
のMOS TFT３とｐチヤネル型のMOS TFT１
２とから第２図に示すようなＣ−MOSインバー
タが構成されていて、MOS TFT３のソース領
域６に接続されているAl電極２３を接地すると
共に、MOS TFT１２のソース領域１６に接続
されているAl電極２４に電源VSSを接続した状態
で、MOS TFT３のゲート電極９とMOS TFT
１２のゲート電極１８とに入力VINを印加し、
MOS TFT１２のドレイン領域１６に接続され
ているAl電極２１から出力VOUTを得るようにな
つている。
上述の実施例によれば、MOS TFT３の上に
MOS TFT１２を積層しているので、Ｃ−MOS
インバータを３次元構造とすることができる。こ
のため、２つのMOS TFTを互いに隣接して平
面的に形成することによりインバータを構成する
場合に比べてインバータ１個当たりの占有面積が
小さくなり、従つてＣ−MOSインバータを高密
度に形成することができる。
MOS TFT１２を積層しているので、Ｃ−MOS
インバータを３次元構造とすることができる。こ
のため、２つのMOS TFTを互いに隣接して平
面的に形成することによりインバータを構成する
場合に比べてインバータ１個当たりの占有面積が
小さくなり、従つてＣ−MOSインバータを高密
度に形成することができる。
また上述の実施例によれば、MOS TFT３の
中心とMOS TFT１２の中心とを水平方向に互
いにずらすと共に、第２層のMOS TFT１２の
平面的な大きさを第１層のMOS TFT３のそれ
に比べて小さくすることによつて、MOS TFT
３のソース領域６の一部をプラズマ窒化シリコン
膜２６と層間絶縁膜１１及び絶縁膜２０を介しか
つゲート電極９と取り出し電極２２との間の間隙
を通じて上下に対向配置すると共に、MOS
TFT１２のドレイン領域１６の一部をプラズマ
窒化シリコン膜２６と絶縁膜２０を介しかつゲー
ト電極１８とAl電極２１との間の間隙を通じて
上下に対向配置しているので、次のような利点が
ある。即ち、第１図に示すＣ−MOSインバータ
を例えば400℃で８時間アニールすれば、プラズ
マ窒化シリコン膜２６に含まれている水素は、そ
の拡散が容易なSiO2膜から成る絶縁膜２０、層
間絶縁膜１１及びゲート絶縁膜８の中を例えば矢
印Ａで示す経路に沿つて移動してMOS TFT３
の活性層５に注入されると共に、上述と同様に
SiO2膜から成る絶縁膜２０及びゲート絶縁膜１
７の中を例えば矢印Ｂで示す経路に沿つて移動し
てMOS TFT１２の活性層１４に注入される。
この結果、上述の水素により活性層５，１４の中
に存在するトラツプが埋められ、このためこれら
の活性層５，１４の中のトラツプ密度が減少す
る。従つて、MOS TFT３，１２の実効移動度
μeffを極めて大きくすることができると共に、し
きい値電圧VT及び動作に要するゲート電圧を十
分小さくすることができ、このためＣ−MOSイ
ンバータの特性を良好にすることができる。
中心とMOS TFT１２の中心とを水平方向に互
いにずらすと共に、第２層のMOS TFT１２の
平面的な大きさを第１層のMOS TFT３のそれ
に比べて小さくすることによつて、MOS TFT
３のソース領域６の一部をプラズマ窒化シリコン
膜２６と層間絶縁膜１１及び絶縁膜２０を介しか
つゲート電極９と取り出し電極２２との間の間隙
を通じて上下に対向配置すると共に、MOS
TFT１２のドレイン領域１６の一部をプラズマ
窒化シリコン膜２６と絶縁膜２０を介しかつゲー
ト電極１８とAl電極２１との間の間隙を通じて
上下に対向配置しているので、次のような利点が
ある。即ち、第１図に示すＣ−MOSインバータ
を例えば400℃で８時間アニールすれば、プラズ
マ窒化シリコン膜２６に含まれている水素は、そ
の拡散が容易なSiO2膜から成る絶縁膜２０、層
間絶縁膜１１及びゲート絶縁膜８の中を例えば矢
印Ａで示す経路に沿つて移動してMOS TFT３
の活性層５に注入されると共に、上述と同様に
SiO2膜から成る絶縁膜２０及びゲート絶縁膜１
７の中を例えば矢印Ｂで示す経路に沿つて移動し
てMOS TFT１２の活性層１４に注入される。
この結果、上述の水素により活性層５，１４の中
に存在するトラツプが埋められ、このためこれら
の活性層５，１４の中のトラツプ密度が減少す
る。従つて、MOS TFT３，１２の実効移動度
μeffを極めて大きくすることができると共に、し
きい値電圧VT及び動作に要するゲート電圧を十
分小さくすることができ、このためＣ−MOSイ
ンバータの特性を良好にすることができる。
なおMOS TFT３，１２の相対的な配置の仕
方やそれぞれの大きさ、またはAl電極２１，２
３，２４の配置及び形状等は、第１図の矢印Ａ，
Ｂで示されるようなSiO2膜を介する水素の移動
経路が得られれば、上述の実施例と異なつていて
もよく、一般にはMOS TFT３，１２の動作領
域の少なくとも一部がプラズマ窒化シリコン膜２
６と層間絶縁膜１１、絶縁膜２０等の絶縁層のみ
を介して上下に対向配置されていればよい。
方やそれぞれの大きさ、またはAl電極２１，２
３，２４の配置及び形状等は、第１図の矢印Ａ，
Ｂで示されるようなSiO2膜を介する水素の移動
経路が得られれば、上述の実施例と異なつていて
もよく、一般にはMOS TFT３，１２の動作領
域の少なくとも一部がプラズマ窒化シリコン膜２
６と層間絶縁膜１１、絶縁膜２０等の絶縁層のみ
を介して上下に対向配置されていればよい。
応用例
上述の実施例においては、本考案に係る半導体
装置を二層のMOS TFTから成るＣ−MOSイン
バータに適用した場合につき説明したが、一般に
多層のMOS TFTまたはバイポーラ・トランジ
スタ等の薄膜半導体素子から成る各種の半導体装
置にも本考案に係る半導体装置を適用することが
できる。
装置を二層のMOS TFTから成るＣ−MOSイン
バータに適用した場合につき説明したが、一般に
多層のMOS TFTまたはバイポーラ・トランジ
スタ等の薄膜半導体素子から成る各種の半導体装
置にも本考案に係る半導体装置を適用することが
できる。
考案の効果
本考案に係る半導体装置によれば、各薄膜半導
体素子の動作領域の少なくとも一部がプラズマ窒
化シリコン膜と絶縁層のみを介して上下に対向配
置され、これによつて、プラズマ窒化シリコン膜
に含まれている水素が上記絶縁層のみを介して複
数の薄膜半導体素子のそれぞれの活性層に注入さ
れるようにしているので、アニールを行うことに
よりプラズマ窒化シリコン膜中の水素が各薄膜半
導体素子の活性層に容易にかつ確実にしかも十分
に注入され、このため特性が良好な三次元構造の
半導体装置を得ることができる。
体素子の動作領域の少なくとも一部がプラズマ窒
化シリコン膜と絶縁層のみを介して上下に対向配
置され、これによつて、プラズマ窒化シリコン膜
に含まれている水素が上記絶縁層のみを介して複
数の薄膜半導体素子のそれぞれの活性層に注入さ
れるようにしているので、アニールを行うことに
よりプラズマ窒化シリコン膜中の水素が各薄膜半
導体素子の活性層に容易にかつ確実にしかも十分
に注入され、このため特性が良好な三次元構造の
半導体装置を得ることができる。
第１図は本考案に係る半導体装置を二層の
MOS TFTから成るＣ−MOSインバータに適用
した一実施例を示す断面図、第２図は第１図に示
すＣ−MOSインバータの回路図である。 なお図面に用いた符号において、１……石英基
板、３，１２……MOS TFT（薄膜半導体素子）、
５，１４……活性層、６，１５……ソース領域、
７，１６……ドレイン領域、８，１７……ゲート
絶縁膜（絶縁層）、９，１８……ゲート電極、１
１……層間絶縁膜（絶縁層）、２０……絶縁膜
（絶縁層）、２６……プラズマ窒化シリコン膜、で
ある。
MOS TFTから成るＣ−MOSインバータに適用
した一実施例を示す断面図、第２図は第１図に示
すＣ−MOSインバータの回路図である。 なお図面に用いた符号において、１……石英基
板、３，１２……MOS TFT（薄膜半導体素子）、
５，１４……活性層、６，１５……ソース領域、
７，１６……ドレイン領域、８，１７……ゲート
絶縁膜（絶縁層）、９，１８……ゲート電極、１
１……層間絶縁膜（絶縁層）、２０……絶縁膜
（絶縁層）、２６……プラズマ窒化シリコン膜、で
ある。
Claims (1)
- 複層構造に配置されている複数の薄膜半導体素
子と、これらの複数の薄膜半導体素子の上方に設
けられているプラズマ窒化シリコン膜とをそれぞ
れ具備する半導体装置において、各薄膜半導体素
子の動作領域の少なくとも一部が上記プラズマ窒
化シリコン膜と絶縁層のみを介して上下に対向配
置され、これによつて、上記プラズマ窒化シリコ
ン膜に含まれている水素が上記絶縁層のみを介し
て上記複数の薄膜半導体素子のそれぞれの活性層
に注入されるようにしたことを特徴とする半導体
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3887284U JPS60151147U (ja) | 1984-03-16 | 1984-03-16 | 半導体装置 |
| CA000470776A CA1218470A (en) | 1983-12-24 | 1984-12-21 | Semiconductor device with polycrystalline silicon active region and ic including semiconductor device |
| DE8484116301T DE3485817T2 (de) | 1983-12-24 | 1984-12-24 | Verfahren zur herstellung einer halbleiteranordnung mit einer aktiven zone aus polykristallinem silicium. |
| EP84116301A EP0152624B1 (en) | 1983-12-24 | 1984-12-24 | Method of manufacturing a semiconductor device having a polycristalline silicon-active region. |
| US07/703,057 US5162892A (en) | 1983-12-24 | 1991-05-17 | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3887284U JPS60151147U (ja) | 1984-03-16 | 1984-03-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60151147U JPS60151147U (ja) | 1985-10-07 |
| JPH0341479Y2 true JPH0341479Y2 (ja) | 1991-08-30 |
Family
ID=30546281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3887284U Granted JPS60151147U (ja) | 1983-12-24 | 1984-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151147U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012157472A1 (en) * | 2011-05-13 | 2012-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1984
- 1984-03-16 JP JP3887284U patent/JPS60151147U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60151147U (ja) | 1985-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6164166A (ja) | 半導体装置 | |
| JPS6453574A (en) | Semiconductor device | |
| JPH0228270B2 (ja) | ||
| KR930014990A (ko) | 반도체장치 및 그 제조방법 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JP2525630B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0341479Y2 (ja) | ||
| JPH0279475A (ja) | 半導体装置 | |
| JPS63260162A (ja) | 積層型ｃｍｏｓ半導体装置 | |
| JPH01764A (ja) | 半導体装置 | |
| JPH02101772A (ja) | 半導体装置の製造方法 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| JP2638685B2 (ja) | 半導体装置及びその製造方法 | |
| KR900017190A (ko) | 반도체 집적회로 장치 | |
| KR100298431B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPS632365A (ja) | 半導体集積回路の製造方法 | |
| JP2971083B2 (ja) | 半導体装置 | |
| JP2004327599A (ja) | 薄膜トランジスタと、その製造方法およびフラットパネルディスプレイ | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JPS5834949B2 (ja) | 半導体メモリ装置 | |
| JPH01138745A (ja) | 半導体装置の製造方法 | |
| JPS61214557A (ja) | 半導体集積回路装置の製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JP3153515B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPS62183537A (ja) | 半導体装置 |