JPH0342877A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0342877A JPH0342877A JP17851489A JP17851489A JPH0342877A JP H0342877 A JPH0342877 A JP H0342877A JP 17851489 A JP17851489 A JP 17851489A JP 17851489 A JP17851489 A JP 17851489A JP H0342877 A JPH0342877 A JP H0342877A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- diffusion layer
- impurity diffusion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に半導体不
揮発性メモリーの製造方法に関するものである。
揮発性メモリーの製造方法に関するものである。
〔従来の技術］
従来の半導体不揮発性メモリーであるＦＬＯＴＯｘ型の
Ｅ” ＦＲＯＭの製造方法は、Ｐ型基板上にｎチャネル
のメモリーセルを形成する場合を考えると第２図に示す
ように形成される。
Ｅ” ＦＲＯＭの製造方法は、Ｐ型基板上にｎチャネル
のメモリーセルを形成する場合を考えると第２図に示す
ように形成される。
まず、第２図（２）に示すようにシリコン酸化膜を通し
て、Ｐ（リン）イオンをイオン注入し、第２図（ｂ）の
構造を得る。
て、Ｐ（リン）イオンをイオン注入し、第２図（ｂ）の
構造を得る。
次ニ、第２図（Ｃ）に示すようにシリコン酸化膜をフッ
酸などによりエツチングした後、熱酸化により、約１０
０人の極めて薄いシリコン酸化膜（以降トンネル絶縁膜
と称す）を形成し、第２図（ｄ）の構造を得る。
酸などによりエツチングした後、熱酸化により、約１０
０人の極めて薄いシリコン酸化膜（以降トンネル絶縁膜
と称す）を形成し、第２図（ｄ）の構造を得る。
その後、化学気相成長法により多結晶性シリコンを堆積
し、第２図（ｃ）の構造を得る。
し、第２図（ｃ）の構造を得る。
そして、第２図（ｆ）に示すように写真食刻法により、
ゲート電極を形成するといつ６のが一般的であった。
ゲート電極を形成するといつ６のが一般的であった。
［発明が解決しようとする課題］
しかし、この製造方法では、高濃度不純物拡散層上に形
成されるため、トンネル絶縁膜の膜質は、低濃度拡散層
上に成長させたトンネル絶縁膜のそれに比較して劣ると
いう課題がある。
成されるため、トンネル絶縁膜の膜質は、低濃度拡散層
上に成長させたトンネル絶縁膜のそれに比較して劣ると
いう課題がある。
そこで、本発明は、このような課題を解決する６のでそ
の目的とするところは、低濃度不純物拡散層上に、トン
ネル絶縁膜を形成し、その膜質を良くし、信頼性を向上
させることができる製造方法を提供するところにある。
の目的とするところは、低濃度不純物拡散層上に、トン
ネル絶縁膜を形成し、その膜質を良くし、信頼性を向上
させることができる製造方法を提供するところにある。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、
ｌ）第１導電型の半導体基板上に１００人程度の絶縁膜
を形成する工程と ２）前記絶縁膜上にゲート電極を形成する工程と３）前
記ゲート電極直下を除く前記半導体基板中に第２導電型
の高濃度不純物拡散層を形成する工程と ４）熱処理により、前記ゲート電極下付近の第２導電型
の高濃度不純物拡散層を拡げることによって、ゲート電
極直下に第２導電型の高濃度不純物拡散層を設ける工程
とを有することを特徴とする。
を形成する工程と ２）前記絶縁膜上にゲート電極を形成する工程と３）前
記ゲート電極直下を除く前記半導体基板中に第２導電型
の高濃度不純物拡散層を形成する工程と ４）熱処理により、前記ゲート電極下付近の第２導電型
の高濃度不純物拡散層を拡げることによって、ゲート電
極直下に第２導電型の高濃度不純物拡散層を設ける工程
とを有することを特徴とする。
［作 用］
本発明の上記の製造方法は、不純物濃度が低い半導体基
板上に熱酸化により、トンネル絶縁膜を形成させた後に
、トンネル絶縁膜下の高濃度不純物拡散層を形成する。
板上に熱酸化により、トンネル絶縁膜を形成させた後に
、トンネル絶縁膜下の高濃度不純物拡散層を形成する。
このため、高濃度不純物拡散層上にトンネル絶縁膜と比
較し、絶縁破壊やリークなどの不良が発生し難い。
較し、絶縁破壊やリークなどの不良が発生し難い。
これは、高濃度不純物拡散層を形成する場合、イオン注
入を行なうため、イオン注入を行ない本発明の製造方法
に比べ、欠陥が多くなるためである。
入を行なうため、イオン注入を行ない本発明の製造方法
に比べ、欠陥が多くなるためである。
［実 施 例１
第１図は、本発明の実施例における半導体基板の断面図
であり、以下に詳細に説明する。
であり、以下に詳細に説明する。
ここでは、トンネル絶縁膜とゲート電極を含むトンネル
領域について順次、説明する。
領域について順次、説明する。
まず、２０Ω・ｃｍ程度のＰ型シリコン基板１０１上に
約３０％の酸素雰囲気中で１５分間、ドライ酸化により
トンネル領域に約４０００大度のシリコン酸化膜１０２
を形成し、第１図（ｂ）の構造を得る。
約３０％の酸素雰囲気中で１５分間、ドライ酸化により
トンネル領域に約４０００大度のシリコン酸化膜１０２
を形成し、第１図（ｂ）の構造を得る。
そして、全面に約４０００大の厚さの多結晶性シリコン
を化学気相成長法により形成し第１図（ｃ）の構造を得
る。
を化学気相成長法により形成し第１図（ｃ）の構造を得
る。
次に、Ｎ型不純物を多結晶性シリコン中にドープした後
、写真食刻法により、ゲート電極を形成し、第１図（ｄ
）の構造を得る０次いで、Ｐ（リン）イオンをエネルギ
ー８０ｋｅＶ、ドーズ量４Ｘ １０”ｃｍ−”の条件で
イオン注入を行ない第１図（ｅ）の構造を得る。
、写真食刻法により、ゲート電極を形成し、第１図（ｄ
）の構造を得る０次いで、Ｐ（リン）イオンをエネルギ
ー８０ｋｅＶ、ドーズ量４Ｘ １０”ｃｍ−”の条件で
イオン注入を行ない第１図（ｅ）の構造を得る。
それから、窒素雰囲気中で１１００℃６０分のアニール
を行ない、Ｎ型不純物であるＰ（リン）イオンをゲート
電極直下に拡散させ、第１図（ｅ）の構造を得ることが
できる。
を行ない、Ｎ型不純物であるＰ（リン）イオンをゲート
電極直下に拡散させ、第１図（ｅ）の構造を得ることが
できる。
トンネル絶縁膜を用いた半導体不揮発性メモリーでは、
データの書込みおよび消去の繰返しによって、トンネル
絶縁膜の劣化が進み、信頼性不良を引き起こす。
データの書込みおよび消去の繰返しによって、トンネル
絶縁膜の劣化が進み、信頼性不良を引き起こす。
しかし、上記の製造方法により形成されたトンネル絶縁
膜では、イオン注入を行なっていない半導体基板表面に
熱酸化によって形成されるため、欠陥の少ないシリコン
酸化膜が形成できる。
膜では、イオン注入を行なっていない半導体基板表面に
熱酸化によって形成されるため、欠陥の少ないシリコン
酸化膜が形成できる。
［発明の効果］
以上、述べたように本発明によれば、従来のトンネル絶
縁膜の形成方法に比較し、より良質のトンネル絶縁膜が
得られるため、半導体不揮発性メモリーとしての信頼性
が向上する。
縁膜の形成方法に比較し、より良質のトンネル絶縁膜が
得られるため、半導体不揮発性メモリーとしての信頼性
が向上する。
第１図（ａ）〜（ｆ）は、本発明の半導体不揮発性メモ
リーの製造方法を示す断面図。 第２図（ａ）〜（ｆ）は、従来の半導体不揮発性メモリ
ーの製造方法を示す断面図。 １０１．２０１・・・シリコン基板 １０２ 、２０５ ・ １０３、２０６ １０４、２０３ ・ １０５ 、２０４ ・ ２０２ ・ トンネル絶縁膜 ・多結晶性シリコン膜 ・・Ｐ（リン）イオン ・・Ｎ型不純物拡散層 ・・シリコン酸化膜 以上
リーの製造方法を示す断面図。 第２図（ａ）〜（ｆ）は、従来の半導体不揮発性メモリ
ーの製造方法を示す断面図。 １０１．２０１・・・シリコン基板 １０２ 、２０５ ・ １０３、２０６ １０４、２０３ ・ １０５ 、２０４ ・ ２０２ ・ トンネル絶縁膜 ・多結晶性シリコン膜 ・・Ｐ（リン）イオン ・・Ｎ型不純物拡散層 ・・シリコン酸化膜 以上
Claims (1)
- 【特許請求の範囲】 ａ）第１導電型の半導体基板上に１００Å程度の絶縁膜
を形成する工程と、 ｂ）前記絶縁膜上に、ゲート電極を形成する工程と、 ｃ）前記ゲート電極直下を除く前記半導体基板中に第２
導電型の高濃度不純物拡散層を形成する工程と、 ｄ）熱処理により、前記ゲート電極下付近の第２導電型
の高濃度不純物拡散層を拡げることによって、ゲート電
極直下に第２導電型の高濃度不純物拡散層を設ける工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17851489A JPH0342877A (ja) | 1989-07-11 | 1989-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17851489A JPH0342877A (ja) | 1989-07-11 | 1989-07-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342877A true JPH0342877A (ja) | 1991-02-25 |
Family
ID=16049806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17851489A Pending JPH0342877A (ja) | 1989-07-11 | 1989-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342877A (ja) |
-
1989
- 1989-07-11 JP JP17851489A patent/JPH0342877A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583269A (ja) | 縦型ｍｏｓダイナミツクメモリ−セル | |
| JP3288796B2 (ja) | 半導体装置 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH0342877A (ja) | 半導体装置の製造方法 | |
| JPS6315749B2 (ja) | ||
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JP2998540B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH0789571B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2727759B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS60134477A (ja) | 不揮発性記憶装置及びその製造方法 | |
| JPS63131575A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS6138867B2 (ja) | ||
| JPH05304250A (ja) | 半導体装置の製造方法 | |
| JPH01108776A (ja) | 半導体記憶装置の製造方法 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPH065875A (ja) | 不揮発性メモリ装置 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPH02246374A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS63287065A (ja) | 半導体装置の製造方法 | |
| JPH02155274A (ja) | 半導体装置の製造方法 | |
| JPS61176155A (ja) | アクテイブマトリクス基板の製造方法 |