JPH0344934A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0344934A
JPH0344934A JP1180743A JP18074389A JPH0344934A JP H0344934 A JPH0344934 A JP H0344934A JP 1180743 A JP1180743 A JP 1180743A JP 18074389 A JP18074389 A JP 18074389A JP H0344934 A JPH0344934 A JP H0344934A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
gold bumps
layer
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1180743A
Other languages
English (en)
Inventor
Koichi Miyagawa
浩一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1180743A priority Critical patent/JPH0344934A/ja
Publication of JPH0344934A publication Critical patent/JPH0344934A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の構造に関し、特に外部端子であ
る電極用金バンプを有する半導体装置に関する。
［従来の技術］ 従来、半導体装置の電極用金バンプの構造に関しては数
多くの提案がなされ、改良が加えられている。第２図は
、集積回路上に形成された電極用金バンプの断面図であ
る。
第２図に示すように集積回路上の金バンプは、密着層で
あるＣｒ膜２５、拡散バリア層であるＴａ膜膜幅６保護
層であるＡｕ膜２７を付着させた後、その上に金メッキ
部２８を形成するような構造をとっていた。
このような材料にて形成された金バンプは、Ｃｒ膜２５
、Ｔａ膜膜幅６大気に晒されているために、高湿度の雰
囲気で使用した場合、Ｃｒ膜２５、Ｔａ膜膜幅６腐食す
るという欠点があった。
［発明が解決しようとする課題］ 本発明の目的は、上記欠点を解決しようとするもので、
高湿度雰囲気で使用しても腐食しないＴｉ膜及びＴａ１
ｌを用い、高信頼性半導体装置を提供することにある。
［課題を解決するための手段］ 拡散、絶縁膜、配線を形成した集積回路の前記絶縁膜及
び配線の上に、密着層としてのＴｉ膜、拡散バリア層と
してのＴａ膜、メッキ下１ｔ！ｌｕ層であるＡｕ膜、及
び電解メッキによる金バンプにより構成される電極が形
成されてなることを特徴とする半導体装置。
［実施例コ 以下に、本発明について、製造方法の実施例にもとずき
詳細に説明をする。
第１図にあるように、本発明の電極用金バンプは、シリ
コン基板１１、シリコン酸化膜１２、アルミ電極バット
１３及びパッシベーション膜１４から成る集積回路上に
形成する。
アルミ電極パッド１３及びパッシベーション膜１４との
密着を得るためのＴｉ膜１５をスパッタリング法にて０
．１μｍ、拡散バ■ノアとしてのＴａ膜１６をスパッタ
リング法にて０．１μｍ、保護層としてのＡＬＩ膜１７
をスパッリングにて０．１μｍ形成する。
次に、２０μｍ以上の膜厚のフォトレジストパターンを
用いて、メッキ部１８を電解メッキ法により２０μｍ厚
になるように形成する。
次に、メッキ部Ｘ８をマスクとして、Ａｕ１ｉ１７、Ｔ
ａ膜１６、Ｔｉ膜１５をイオンミーリング法を用いてエ
ツチングすると、第１図のような電極用金バンブを得る
ことができる。
［発明の効果］ 本発明は、・半導体装置の電極用金バンプにおいて、密
着層としてＴｉ膜、拡散バリア層としてＴａ膜、保護層
としてＡｕ膜を用いることにより、高湿度雰囲気で使用
しても６膜が腐食せず、高い信頼性の金バンブを得るこ
とができた。さらに、使用電圧も従来より高く、より有
用で使用性の高い金バンブを得ることができた。
【図面の簡単な説明】
第１図は、本発明の実施例によるバンプ形電極の断面図
。 第２図は、従来のバンプ形電極の断面図。 シリコン基板 シリコン酸化膜 アルミ電極パッド パッシベーション膜 Ｔｉ膜 Ｃｕ膜 Ａｕ膜 Ａｕメッキ部 シリコン基板 シリコン酸化膜 アルミ電極パッド パッシベーション膜 Ｃｒ膜 Ｔａ膜 Ａｕｙ。 Ａｕメッキ部 以上

Claims (1)

    【特許請求の範囲】
  1. 拡散、絶縁膜、配線を形成した集積回路の前記絶縁膜及
    び配線の上に、密着層としてのＴｉ膜、拡散バリア層と
    してのＴａ膜、メッキ下地層であるＡｕ膜、及び電解メ
    ッキによる金バンプにより構成される電極が形成されて
    成ることを特徴とする半導体装置。
JP1180743A 1989-07-13 1989-07-13 半導体装置 Pending JPH0344934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1180743A JPH0344934A (ja) 1989-07-13 1989-07-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1180743A JPH0344934A (ja) 1989-07-13 1989-07-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH0344934A true JPH0344934A (ja) 1991-02-26

Family

ID=16088538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1180743A Pending JPH0344934A (ja) 1989-07-13 1989-07-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0344934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0586890A3 (en) * 1992-08-31 1994-06-08 Ibm Etching processes for avoiding edge stress in semiconductor chip solder bumps
KR20020069769A (ko) * 2001-02-27 2002-09-05 설동수 절수량 비교 측정장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0586890A3 (en) * 1992-08-31 1994-06-08 Ibm Etching processes for avoiding edge stress in semiconductor chip solder bumps
KR20020069769A (ko) * 2001-02-27 2002-09-05 설동수 절수량 비교 측정장치

Similar Documents

Publication Publication Date Title
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
JP3398609B2 (ja) 半導体装置
TW200919677A (en) Substrate structure and semiconductor package using the same
JPS599952A (ja) パツケ−ジング基板
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
JPH0815152B2 (ja) 半導体装置及びその製造方法
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JPH06132474A (ja) 半導体装置
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JPH081770B2 (ja) 電気接点構造
JPH01276750A (ja) 半導体装置
US3669734A (en) Method of making electrical connections to a glass-encapsulated semiconductor device
JPH0344934A (ja) 半導体装置
TWI273639B (en) Etchant and method for forming bumps
US5396702A (en) Method for forming solder bumps on a substrate using an electrodeposition technique
JPH02139933A (ja) 半導体装置
JPS636850A (ja) 電子部品の製造方法
JP4440494B2 (ja) 半導体装置の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH0344933A (ja) 半導体装置
JPS6112047A (ja) 半導体装置の製造方法
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JPS5850421B2 (ja) 薄膜回路
JPH0344935A (ja) 半導体装置
JP3458056B2 (ja) 半導体装置およびその実装体