JPH0346375A - トンネル素子 - Google Patents

トンネル素子

Info

Publication number
JPH0346375A
JPH0346375A JP18310289A JP18310289A JPH0346375A JP H0346375 A JPH0346375 A JP H0346375A JP 18310289 A JP18310289 A JP 18310289A JP 18310289 A JP18310289 A JP 18310289A JP H0346375 A JPH0346375 A JP H0346375A
Authority
JP
Japan
Prior art keywords
oxide film
tunnel
floating gate
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18310289A
Other languages
English (en)
Inventor
Atsushi Muramoto
村本 淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP18310289A priority Critical patent/JPH0346375A/ja
Publication of JPH0346375A publication Critical patent/JPH0346375A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 この発明はトンネル電流を利用することにより、浮遊ゲ
ート電極に電荷を注入もしくは前記浮遊ゲート電極から
電荷の抜き取りをする不揮発性メモリにおけるトンネル
素子に関する。
〔発明の概要〕
この発明は、トンネル電流を利用することにより浮遊ゲ
ート電極に電荷を注入もしくは前記浮遊ゲート電極から
電荷を抜き取りをする不揮発性メモリにおいて、トンネ
ル酸化膜上で、かつ、フィールド用酸化膜と逆のゲート
用酸化膜側壁に絶縁物を堆積することにより、浮遊ゲー
ト電極をゲート用酸化膜とトンネル用酸化膜の境界面か
ら遠ざけた構造のトンネル素子となるようにしたもので
ある。
〔従来の技術〕
従来、第2図に示すように浮遊ゲート電極lが、ゲート
用酸化膜3とトンネル用酸化膜5の境界部近くに形成さ
れたトンネル素子が知られていた。
〔発明が解決しようとする課題〕
しかし、従来のトンネル素子は、浮遊ゲート電極1と拡
散層電極6の間にトンネル電流を流す時、ゲート酸化膜
3とトンネル用酸化膜5の境界部が破壊しやすいという
欠点があった。この発明は従来のこのような欠点を解決
するため、前記トンネル素子にトンネル電流を流した時
においても、破壊しにくいトンネル素子を作ることを目
的としている。
〔課題を解決するための手段〕
上記課題を解決するために、この発明はトンネル電流を
利用することにより、浮遊ゲート電極に電荷を注入もし
くは前記浮遊ゲート電極から電荷を抜き取りをする不揮
発性メモリ装置において、トンネル用酸化膜でかつフィ
ールド用酸化膜と反対側のゲート用酸化膜側壁に絶縁物
を堆積することにより、浮遊ゲート電極をゲート用酸化
膜とトンネル用酸化膜の境界面から遠ざけた構造のトン
ネル素子を構成した。
〔作用〕
上記のような構造のトンネル素子に、トンネル電流を流
すため、浮遊ゲート電極lと拡散層電極6の間に電圧を
印加した場合、前記浮遊ゲート電ifが、ゲート用酸化
膜3とトンネル用酸化膜5の境界部から遠ざかっている
ため、前記境界面にはトンネル電流が流れず、前記境界
面は破壊しにくくなるのである。
よって、前記トンネル素子自体破壊しにくくな〔実施例
〕 以下にこの発明の実施例を図面に基づいて説明する。第
1図はトンネル用酸化膜5の上でかっ、フィールド用酸
化膜2と反対側のゲート用酸化膜3の側壁に絶縁物を堆
積させたトンネル素子の実施例である。
上記実施例において、浮遊ゲート電極1からゲート用酸
化M3とトンネル用酸化膜5の境界面を遠ざけることが
でき、前記トンネル素子にトンネル電流を流しても破壊
に強い素子となる。
〔発明の効果〕
この発明は以上説明したように、浮遊ゲート電極1をゲ
ート用酸化膜3とトンネル用酸化膜5の境界面を遠ざけ
た構造のトンネル素子とすることによって、前記トンネ
ル素子にトンネル電流を流しても、ゲート用酸化膜3と
トンネル用酸化膜5の境界面が極めて破壊しにくくなる
。よって前記トンネル素子自体破壊しにくくなる。
【図面の簡単な説明】
第1図はこの発明にかかるトンネル素子の縦断面図、第
2図は従来のトンネル素子の縦断面図である。 浮遊ゲート電極 フィールド用酸化膜 ゲート用酸化膜 絶縁物 トンネル用酸化膜 拡散層電極 以 上

Claims (1)

    【特許請求の範囲】
  1. トンネル電流を利用することにより浮遊ゲート電極に電
    荷を注入もしくは前記浮遊ゲート電極から電荷の抜き取
    りをするトンネル素子装置において、トンネル酸化膜上
    でかつフィールド用酸化膜と反対側のゲート用酸化膜側
    壁に絶縁物を堆積したことを特徴とするトンネル素子。
JP18310289A 1989-07-14 1989-07-14 トンネル素子 Pending JPH0346375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18310289A JPH0346375A (ja) 1989-07-14 1989-07-14 トンネル素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18310289A JPH0346375A (ja) 1989-07-14 1989-07-14 トンネル素子

Publications (1)

Publication Number Publication Date
JPH0346375A true JPH0346375A (ja) 1991-02-27

Family

ID=16129808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18310289A Pending JPH0346375A (ja) 1989-07-14 1989-07-14 トンネル素子

Country Status (1)

Country Link
JP (1) JPH0346375A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756272B1 (en) 1998-10-01 2004-06-29 Nec Corporation Method of manufacturing non-volatile semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756272B1 (en) 1998-10-01 2004-06-29 Nec Corporation Method of manufacturing non-volatile semiconductor memory device

Similar Documents

Publication Publication Date Title
JP2546150Y2 (ja) 電気的にプログラム可能で消去可能なメモリー・セル
JPS6436077A (en) Semiconductor device
GB1447604A (en) Ferroelectric memory device
JPH0344970A (ja) 半導体記憶装置のセル構造
KR920700479A (ko) 디지탈 및 아날로그의 이중 레벨 금속 mos 프로세스와 호환가능한 비휘발성 프로세스
US6894340B2 (en) Non-volatile semiconductor memory cell utilizing poly-edge discharge
JPS645054A (en) Rom memory programming method by mos technology wherein thin gate oxide and junction is used
KR930020733A (ko) 반도체 장치 제조방법
JPH0346375A (ja) トンネル素子
KR940012640A (ko) 과잉 소거를 보정하는 불휘발성 메모리 소자
KR910007139A (ko) 반도체 기억장치 및 그 제조방법
JPS5372483A (en) Semiconductor device and its manufacture
JPS60106175A (ja) 半導体記憶装置の製造方法
JPH03283467A (ja) 不揮発性半導体記憶装置
JPS63144577A (ja) 不揮発性半導体記憶装置
KR900019129A (ko) 반도체기억장치의 프로그램방법
JPS5910276A (ja) 半導体記憶装置の製造方法
JPH0586675B2 (ja)
JPS61171167A (ja) 不揮発性半導体記憶装置
JPS61165896A (ja) フロ−テイングゲ−ト型不揮発性メモリ素子
JPS62205665A (ja) 不揮発性半導体記憶装置
KR940001431A (ko) Ccd 영상소자 제조방법
JPH0555605A (ja) 不揮発性半導体記憶装置
JPS57160167A (en) Nonvolatile semiconductor memory device
JPH01183146A (ja) 半導体装置