JPH0348652B2 - - Google Patents
Info
- Publication number
- JPH0348652B2 JPH0348652B2 JP58050396A JP5039683A JPH0348652B2 JP H0348652 B2 JPH0348652 B2 JP H0348652B2 JP 58050396 A JP58050396 A JP 58050396A JP 5039683 A JP5039683 A JP 5039683A JP H0348652 B2 JPH0348652 B2 JP H0348652B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- emitter
- base
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、詳しく
は、セルフアライン（自己整合）によつてバイポ
ーラ半導体装置を製造する方法に関する。
は、セルフアライン（自己整合）によつてバイポ
ーラ半導体装置を製造する方法に関する。
周知のように、従来のバイポーラトランジスタ
のベースとエミツタのコンタクト孔は、それぞれ
異なるマスクを用いるホトエツチングによつて形
成された。そのため、各ホトエツチングを行なう
たびに、マスク合わせの誤差が生ずるのは避けら
れず、占有面積やベース・コレクタ接合容量が大
きくなつて、素子を高速化、高密度化する上で大
きな障害となつていた。
のベースとエミツタのコンタクト孔は、それぞれ
異なるマスクを用いるホトエツチングによつて形
成された。そのため、各ホトエツチングを行なう
たびに、マスク合わせの誤差が生ずるのは避けら
れず、占有面積やベース・コレクタ接合容量が大
きくなつて、素子を高速化、高密度化する上で大
きな障害となつていた。
このような問題を解決するため、エミツタとベ
ースコンタクト孔を自己整合で形成することによ
つて、マスク合わせにともなう誤差をなくし、占
有面積を減少させる方法が提案されている（特開
昭53−132275）。
ースコンタクト孔を自己整合で形成することによ
つて、マスク合わせにともなう誤差をなくし、占
有面積を減少させる方法が提案されている（特開
昭53−132275）。
この方法は、ベースの横方向の寸法を小さく
し、高周波特性を向上させるためには極めて有効
な方法であるが、ベース電極引出し部とエミツタ
領域との間隔が極度に小さい。そのため、ベース
コンタクト部の拡散層（いわゆるグラフトベー
ス）とエミツタ層が接触しやすく、電流増幅率や
エミツタ・ベース抵抗の低下およびエミツタ・ベ
ース接合容量の増大など、好ましくない現象が発
生するので、上記方法を実用化するためには、さ
らに改善が必要である。
し、高周波特性を向上させるためには極めて有効
な方法であるが、ベース電極引出し部とエミツタ
領域との間隔が極度に小さい。そのため、ベース
コンタクト部の拡散層（いわゆるグラフトベー
ス）とエミツタ層が接触しやすく、電流増幅率や
エミツタ・ベース抵抗の低下およびエミツタ・ベ
ース接合容量の増大など、好ましくない現象が発
生するので、上記方法を実用化するためには、さ
らに改善が必要である。
本発明の目的は、上記従来の問題を解決し、特
性のすぐれたバイポーラトランジスタを、高い精
度で容易に形成することのできる半導体装置の製
造方法を提供することである。
性のすぐれたバイポーラトランジスタを、高い精
度で容易に形成することのできる半導体装置の製
造方法を提供することである。
本発明の他の目的は、エミツタとベースコンタ
クト孔を、トランジスタの特性低下の恐れなし
に、自己整合で形成することのできる半導体装置
の製造方法を提供することである。
クト孔を、トランジスタの特性低下の恐れなし
に、自己整合で形成することのできる半導体装置
の製造方法を提供することである。
上記目的を達成するために、本発明は、グラフ
トベースの不純物分布に傾斜を持たせることによ
つて、耐圧の低下と接合容量の増大を防止するも
のである。
トベースの不純物分布に傾斜を持たせることによ
つて、耐圧の低下と接合容量の増大を防止するも
のである。
以下、本発明を詳細に説明する。
第１図は従来の方法によつて形成されたバイポ
ーラトランジスタのベースコンタクト部分の断面
構造を、模式的に示した図であり、ベースコンタ
クトとエミツタは、自己整合によつて形成されて
いる。
ーラトランジスタのベースコンタクト部分の断面
構造を、模式的に示した図であり、ベースコンタ
クトとエミツタは、自己整合によつて形成されて
いる。
シリコン基板１は表面上に、二酸化シリコン膜
２、窒化シリコン膜３、多結晶シリコン膜４が第
１図に示したように被着され、グラフトベース５
は、上記多結晶シリコン膜４を介しての不純物拡
散によつて均一に形成される。
２、窒化シリコン膜３、多結晶シリコン膜４が第
１図に示したように被着され、グラフトベース５
は、上記多結晶シリコン膜４を介しての不純物拡
散によつて均一に形成される。
エミツタ領域８とベースコンタクト領域の分離
は、上記多結晶シリコン層４の表面を酸化して形
成された二酸化シリコン膜６によつて行なわれる
ため、グラフトベースとエミツタの間隔は必然的
に小さくなり、しかも、グラフトベース５とエミ
ツタ８は拡散によつて形成されるため、それぞれ
横方向に広がるのは避けられない。
は、上記多結晶シリコン層４の表面を酸化して形
成された二酸化シリコン膜６によつて行なわれる
ため、グラフトベースとエミツタの間隔は必然的
に小さくなり、しかも、グラフトベース５とエミ
ツタ８は拡散によつて形成されるため、それぞれ
横方向に広がるのは避けられない。
その結果、第１図に示したように、グラフトベ
ース５とエミツタ８がベース７を越えて大きく重
なつてしまい、電流増幅率の低下およびエミツ
タ・ベース間接合容量増大による動作速度の低下
など、素子の特性が著るしく低下する。
ース５とエミツタ８がベース７を越えて大きく重
なつてしまい、電流増幅率の低下およびエミツ
タ・ベース間接合容量増大による動作速度の低下
など、素子の特性が著るしく低下する。
本発明は、第２図に示したように、ボロンなど
の不純物をドープした多結晶シリコン膜４′から、
その上に被着してある多結晶シリコン膜４を介し
て熱拡散を行なうことによつて、エミツタ８に近
づくほど不純物濃度が低くなり、かつ、厚さも薄
くなるようなグラフトベース５′を形成し、グラ
フトベースとエミツタの重なりによつて生ずる障
害を抑制するものである。
の不純物をドープした多結晶シリコン膜４′から、
その上に被着してある多結晶シリコン膜４を介し
て熱拡散を行なうことによつて、エミツタ８に近
づくほど不純物濃度が低くなり、かつ、厚さも薄
くなるようなグラフトベース５′を形成し、グラ
フトベースとエミツタの重なりによつて生ずる障
害を抑制するものである。
第３図は本発明の一実施例を示す工程図である
が、まず、第３図ａに示したように、部分的に形
成された高濃度のｎ形不純物領域と、表面にエピ
タキシヤル成長されたｎ形層を有する基板１を熱
酸化して、膜厚50nｍの二酸化シリコン膜２を形
成した。
が、まず、第３図ａに示したように、部分的に形
成された高濃度のｎ形不純物領域と、表面にエピ
タキシヤル成長されたｎ形層を有する基板１を熱
酸化して、膜厚50nｍの二酸化シリコン膜２を形
成した。
つぎに、上記二酸化シリコン膜２上に、周知の
CVD（化学蒸着）法によつて窒化シリコン膜（膜
厚120nｍ）３および膜厚200nｍの第１の多結晶
シリコン膜４′を積層して被着した。
CVD（化学蒸着）法によつて窒化シリコン膜（膜
厚120nｍ）３および膜厚200nｍの第１の多結晶
シリコン膜４′を積層して被着した。
周知の熱拡散法を用いて、上記第１の多結晶シ
リコン膜に、Ｐ形不純物としてボロンを950℃で
30分間拡散させた。
リコン膜に、Ｐ形不純物としてボロンを950℃で
30分間拡散させた。
周知のホトエツチング技術を用い、ベースコン
タクト領域とベース・エミツタ領域を形成すべき
部分上に被着されてある上記多結晶シリコン膜
４′をエツチして除去した。
タクト領域とベース・エミツタ領域を形成すべき
部分上に被着されてある上記多結晶シリコン膜
４′をエツチして除去した。
この際、第１の多結晶シリコン膜４′をオーバ
ーエツチして、第３図ｂに示したように、ホトレ
ジスト膜９のひさしを形成した後、真空蒸着法に
よつて、厚さ150nｍのアルミニウム膜１０を被
着した。上記ホトレジスト膜９のひさしのため、
アルミニウム膜１０は連続した膜とはならず、ホ
トレジスト膜９上と窒化シリコン膜３上に、それ
ぞれ分離して被着された。この工程において、た
とえばクロムなどアルミニウム以外の各種金属や
非金属膜を使用できることはいうまでもない。
ーエツチして、第３図ｂに示したように、ホトレ
ジスト膜９のひさしを形成した後、真空蒸着法に
よつて、厚さ150nｍのアルミニウム膜１０を被
着した。上記ホトレジスト膜９のひさしのため、
アルミニウム膜１０は連続した膜とはならず、ホ
トレジスト膜９上と窒化シリコン膜３上に、それ
ぞれ分離して被着された。この工程において、た
とえばクロムなどアルミニウム以外の各種金属や
非金属膜を使用できることはいうまでもない。
上記ホトレジスト膜９を、その上に被着されて
あるアルミニウム膜１０とともに除去し、第３図
ｃに示したように、窒化シリコン膜３の露出部分
およびその下の二酸化シリコン膜２を反応性スパ
ツタエツチングによつて除去した後、窒化シリコ
ン膜３上に被着されているアルミニウム膜１０を
王水によつて除去した。
あるアルミニウム膜１０とともに除去し、第３図
ｃに示したように、窒化シリコン膜３の露出部分
およびその下の二酸化シリコン膜２を反応性スパ
ツタエツチングによつて除去した後、窒化シリコ
ン膜３上に被着されているアルミニウム膜１０を
王水によつて除去した。
なお、第３図ｃに示した構造を得るため、本実
施例においては、上記のようにリフトオフ法を用
いた。しかし、Fig、3cに示した構造は、リフト
オフ法以外の周知の方法によつて形成することも
可能であり、本発明が上記リフトオフ法に限定さ
れるものでないことは、いうまでもない。
施例においては、上記のようにリフトオフ法を用
いた。しかし、Fig、3cに示した構造は、リフト
オフ法以外の周知の方法によつて形成することも
可能であり、本発明が上記リフトオフ法に限定さ
れるものでないことは、いうまでもない。
第３図ｄに示すように、第２の多結晶シリコン
膜４を全面に被着した後、加熱して、上記第１の
多結晶シリコン膜４′内にドーブされている不純
物を、上記第２の多結晶シリコン膜４へ拡散させ
る。
膜４を全面に被着した後、加熱して、上記第１の
多結晶シリコン膜４′内にドーブされている不純
物を、上記第２の多結晶シリコン膜４へ拡散させ
る。
この際、上記第１の多結晶シリコン膜４′から
シリコン基板１のベースコンタクト領域へも不純
物拡散が行なわれ、第３図ｅに示したように、グ
ラフトベース５が形成された。なお、本工程にお
ける熱処理は、本実施例では、窒素雰囲気中1000
℃、30分という条件で行なつた。
シリコン基板１のベースコンタクト領域へも不純
物拡散が行なわれ、第３図ｅに示したように、グ
ラフトベース５が形成された。なお、本工程にお
ける熱処理は、本実施例では、窒素雰囲気中1000
℃、30分という条件で行なつた。
つぎに、高不純物濃度の多結晶シリコン溶解し
難いエツチ液（本実施例では、平担なエツチ面が
得られるように、アルコールと界面活性剤を添加
した抱水ヒドラジンを使用した）を用い、50℃で
エツチングを行なつて、上記第２の多結晶シリコ
ン膜４のうち、上記工程によつて高濃度の不純物
が拡散されなかつた部分を、第３図ｅに示したよ
うに除去した。
難いエツチ液（本実施例では、平担なエツチ面が
得られるように、アルコールと界面活性剤を添加
した抱水ヒドラジンを使用した）を用い、50℃で
エツチングを行なつて、上記第２の多結晶シリコ
ン膜４のうち、上記工程によつて高濃度の不純物
が拡散されなかつた部分を、第３図ｅに示したよ
うに除去した。
第４図は、上記エツチ液を用いてエツチングを
行なつた際の比エツチング速度の不純物濃度依存
性を示す。
行なつた際の比エツチング速度の不純物濃度依存
性を示す。
第４図は、単結晶シリコン基板の（100）面に
ついて測定した結果を示したが、不純物濃度がほ
ぼ1019cm-3以上になると、比エツチ速度の低下が
始まり、ほぼ1020cm-3以上となると、比エツチ速
度の低下は極めて顕著になつて、エツチングによ
る選択的除去を容易に行なうことができる。
ついて測定した結果を示したが、不純物濃度がほ
ぼ1019cm-3以上になると、比エツチ速度の低下が
始まり、ほぼ1020cm-3以上となると、比エツチ速
度の低下は極めて顕著になつて、エツチングによ
る選択的除去を容易に行なうことができる。
なお、実施例ではヒドラジンエツチ液を用いた
が、反応性スパツタエツチなどで、同等のエツチ
特性が得られる場合には使用可能であることはい
うまでもない。
が、反応性スパツタエツチなどで、同等のエツチ
特性が得られる場合には使用可能であることはい
うまでもない。
また、第５図は、上記熱拡散の工程において、
熱処理条件を窒素雰囲気中1000℃としたときの、
第２の多結晶シリコン膜内の不純物拡散速度を求
めた結果を示し、上記条件で30分間熱処理を行な
えば、ほぼ0.7μｍ拡散することが認められた。
熱処理条件を窒素雰囲気中1000℃としたときの、
第２の多結晶シリコン膜内の不純物拡散速度を求
めた結果を示し、上記条件で30分間熱処理を行な
えば、ほぼ0.7μｍ拡散することが認められた。
上記のように、上記拡散工程において、不純物
は第２の多結晶シリコン膜内のみではなく、シリ
コン基板１内にも拡散し、グラフトベース５′が
形成される。この基板内における不純物の拡散
は、ベースコンタクト領域の外側から、内側のエ
ミツタ領域へ徐々に広がつて行くため、エミツタ
側になるにともなつて、不純物濃度は次第に低下
し厚さ（深さ）も薄くなる。
は第２の多結晶シリコン膜内のみではなく、シリ
コン基板１内にも拡散し、グラフトベース５′が
形成される。この基板内における不純物の拡散
は、ベースコンタクト領域の外側から、内側のエ
ミツタ領域へ徐々に広がつて行くため、エミツタ
側になるにともなつて、不純物濃度は次第に低下
し厚さ（深さ）も薄くなる。
このようなグラフトベース５′は、第２図に示
したように、たとえエミツタ領域８と接触して
も、実質的な影響は極めて小さく、耐圧の低下や
接合容量の増加はほとんど起らない。
したように、たとえエミツタ領域８と接触して
も、実質的な影響は極めて小さく、耐圧の低下や
接合容量の増加はほとんど起らない。
そのため、電流増幅率や動作速度の低下は起ら
ず、極めて特性のすぐれたバイポーラトランジス
タを、容易に形成することができる。
ず、極めて特性のすぐれたバイポーラトランジス
タを、容易に形成することができる。
なお、第２図に示した構造のバイポーラトラン
ジスタを形成するには、第３図に示した工程によ
つて、グラフトベース５を形成した後、第２の多
結晶シリコン膜４の表面を酸化して二酸化シリコ
ン膜６を形成し、エミツタ領域上に被着されてい
る二酸化シリコン膜２と窒化シリコン膜３をエツ
チして、除き、ベース７とエミツタ８を周知の手
段によつて形成すればよい。
ジスタを形成するには、第３図に示した工程によ
つて、グラフトベース５を形成した後、第２の多
結晶シリコン膜４の表面を酸化して二酸化シリコ
ン膜６を形成し、エミツタ領域上に被着されてい
る二酸化シリコン膜２と窒化シリコン膜３をエツ
チして、除き、ベース７とエミツタ８を周知の手
段によつて形成すればよい。
以上説明したように、本発明によれば、エミツ
タが高濃度のグラフトベースと接触することがな
いため、エミツト・ベース間耐圧の低下、電流増
幅率の低下、および接合容量の増大を有効に防止
することができ、高周波特性のすぐれたバイポー
ラトランジスタを形成できる。
タが高濃度のグラフトベースと接触することがな
いため、エミツト・ベース間耐圧の低下、電流増
幅率の低下、および接合容量の増大を有効に防止
することができ、高周波特性のすぐれたバイポー
ラトランジスタを形成できる。
第１図および第２図は、それぞれ従来および本
発明によつて形成されたバイポーラトランジスタ
の要部の断面構造を示す模式図、第３図は本発明
の一実施例を示す工程図、第４図は比エツチ速度
の不純物濃度依存性を示す曲線図、第５図は加熱
時間と不純物の拡散距離の関係を示す曲線図であ
る。 １……シリコン基板、２，６……二酸化シリコ
ン膜、３……窒化シリコン膜、４，４′……多結
晶シリコン膜、５，５′……グラフトベース、７
……ベース、８……エミツタ。
発明によつて形成されたバイポーラトランジスタ
の要部の断面構造を示す模式図、第３図は本発明
の一実施例を示す工程図、第４図は比エツチ速度
の不純物濃度依存性を示す曲線図、第５図は加熱
時間と不純物の拡散距離の関係を示す曲線図であ
る。 １……シリコン基板、２，６……二酸化シリコ
ン膜、３……窒化シリコン膜、４，４′……多結
晶シリコン膜、５，５′……グラフトベース、７
……ベース、８……エミツタ。
Claims (1)
- 【特許請求の範囲】 １ 下記工程を含む半導体装置の製造方法。 (1) 第１導電形を有する半導体基板上に、二酸化
シリコン膜、窒化シリコン膜および第２導電形
不純物を多量に含む第１の多結晶シリコン膜を
積層して被着する工程。 (2) エミツタおよびグラフトベースを形成すべき
部分上に被着されている上記第１の多結晶シリ
コン膜を除去し、さらに、上記グラフトベース
を形成すべき部分の上記シリコン基板の表面を
露出させる工程。 (3) 第２の多結晶シリコン膜を全面に被着する工
程。 (4) 熱処理して、上記第１の多結晶シリコン膜内
に含まれる上記不純物を上記第１の多単晶シリ
コン膜の側部の上記第２の多結晶シリコン膜を
介して上記シリコン基板内に拡散させて上記エ
ミツタに近い部分の不純物濃度が上記エミツタ
に遠い部分の不純物濃度よりも低いグラフトベ
ースを形成する工程。 (5) 上記第２の多結晶シリコン膜の上記不純物が
拡散されていない部分を除去した後、残つた上
記第２の多結晶シリコン膜の表面を酸化し、露
出された部分の上記窒化シリコン膜と上記二酸
化シリコン膜を除去する工程。 (6) 上記シリコン基板にベースおよびエミツタを
形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050396A JPS59193059A (ja) | 1983-03-28 | 1983-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050396A JPS59193059A (ja) | 1983-03-28 | 1983-03-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193059A JPS59193059A (ja) | 1984-11-01 |
| JPH0348652B2 true JPH0348652B2 (ja) | 1991-07-25 |
Family
ID=12857711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58050396A Granted JPS59193059A (ja) | 1983-03-28 | 1983-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193059A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7290403B2 (ja) * | 2018-08-07 | 2023-06-13 | 日東電工株式会社 | 複合体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54155778A (en) * | 1978-05-30 | 1979-12-08 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
| JPS6028146B2 (ja) * | 1979-12-12 | 1985-07-03 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPS57188871A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Manufacture of semiconductor device |
-
1983
- 1983-03-28 JP JP58050396A patent/JPS59193059A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59193059A (ja) | 1984-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0622238B2 (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH01165172A (ja) | 薄膜トランジスターの製造方法 | |
| JPS6028146B2 (ja) | 半導体装置の製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH0348652B2 (ja) | ||
| KR930001469A (ko) | 반도체 기판에 도프드 영역을 형성하는 방법 | |
| JPS6110996B2 (ja) | ||
| JPS647509B2 (ja) | ||
| JPS6134255B2 (ja) | ||
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP3352792B2 (ja) | 静電誘導トランジスタの製造方法 | |
| JPH047099B2 (ja) | ||
| JPS641064B2 (ja) | ||
| JPH0155585B2 (ja) | ||
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPS6148260B2 (ja) | ||
| JPH0128508B2 (ja) | ||
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| JPS628942B2 (ja) | ||
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS5982764A (ja) | 半導体装置 |