JPH0350504B2 - - Google Patents
Info
- Publication number
- JPH0350504B2 JPH0350504B2 JP57018220A JP1822082A JPH0350504B2 JP H0350504 B2 JPH0350504 B2 JP H0350504B2 JP 57018220 A JP57018220 A JP 57018220A JP 1822082 A JP1822082 A JP 1822082A JP H0350504 B2 JPH0350504 B2 JP H0350504B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- ignition
- rectifier
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
〔発明の構成〕
（産業上の利用分野）
本発明は制御整流器の点弧制御装置に関する。
（従来技術）
第１図は３相ブリツジ接続された制御整流素子
による代表的な電力変換器の主回路図である。
による代表的な電力変換器の主回路図である。
３相交流電源１は相互に120°の位相差を有する
交流電源eu、ev、ewからなり、制御整流器２は
６個の制御整流素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚから
成り、平滑リアクトル３は負荷４に流れる電流を
平滑化する。
交流電源eu、ev、ewからなり、制御整流器２は
６個の制御整流素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚから
成り、平滑リアクトル３は負荷４に流れる電流を
平滑化する。
第２図は制御整流器２の動作説明のための波形
図である。同図に於てイの実線は交流電源１の中
性点Ｏ点に対する直流正側Ｐ点の電圧波形で、点
線は同じくＯ点に対する直流負側Ｎ点の電圧波形
である。波形上に付したＵ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚ
の記号はその期間に通電している制御整流素子と
の対応を示す。ロの実線はＰ−Ｎ間の電圧、即ち
制御整流器２の出力電圧波形を示し、点線はその
直流成分、即ち平均電圧を示す。
図である。同図に於てイの実線は交流電源１の中
性点Ｏ点に対する直流正側Ｐ点の電圧波形で、点
線は同じくＯ点に対する直流負側Ｎ点の電圧波形
である。波形上に付したＵ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚ
の記号はその期間に通電している制御整流素子と
の対応を示す。ロの実線はＰ−Ｎ間の電圧、即ち
制御整流器２の出力電圧波形を示し、点線はその
直流成分、即ち平均電圧を示す。
制御角が一定で運転されたとき、Ｕ、Ｚ、Ｖ、
Ｘ、Ｗ、Ｙの順で各制御整流素子が点弧し制御整
流器２の出力が第２図ロの様になるのは周知であ
る。（但し転流時の重なり角は無視する。）この場
合、直流正側に接続された制御整流素子Ｕ、Ｖ、
Ｗの内のいずれか１つの制御整流素子と、直流負
側に接続された制御整流素子Ｘ、Ｙ、Ｚの内のい
ずれか１つの制御整流素子が電源周期の1/3の期
間（120°）毎に転流して通電しロに示す電圧波形
が出力される。
Ｘ、Ｗ、Ｙの順で各制御整流素子が点弧し制御整
流器２の出力が第２図ロの様になるのは周知であ
る。（但し転流時の重なり角は無視する。）この場
合、直流正側に接続された制御整流素子Ｕ、Ｖ、
Ｗの内のいずれか１つの制御整流素子と、直流負
側に接続された制御整流素子Ｘ、Ｙ、Ｚの内のい
ずれか１つの制御整流素子が電源周期の1/3の期
間（120°）毎に転流して通電しロに示す電圧波形
が出力される。
このように正側と負側にブリツジ接続された制
御整流素子の点弧信号には一般にダブルパルス方
式とキヤリアパルス方式が用いられている。制御
整流素子はパルス信号をそのゲート端子に加える
ことにより通電を開始し、以後ゲート端子の信号
がなくなつても通電し続ける。したがつて、基本
的には通電を開始する時点で１つのパルス信号を
正（または負）側の制御整流素子に与えれば良い
が、その時点において電流経路を形成する負（ま
たは正）側の他相の制御整流素子が点弧されてい
る必要がある。通常この負（または正）側の制御
整流素子はすでに点弧パルスが与えられて通電し
ているが、電流が継続する場合や、起動時を考慮
して、この制御整流素子にも同時に点弧パルスを
与える方法がダブルパルス方式である。したがつ
て、１つの制御整流素子には１回の通電期間に２
回の点弧パルスが与えられる。
御整流素子の点弧信号には一般にダブルパルス方
式とキヤリアパルス方式が用いられている。制御
整流素子はパルス信号をそのゲート端子に加える
ことにより通電を開始し、以後ゲート端子の信号
がなくなつても通電し続ける。したがつて、基本
的には通電を開始する時点で１つのパルス信号を
正（または負）側の制御整流素子に与えれば良い
が、その時点において電流経路を形成する負（ま
たは正）側の他相の制御整流素子が点弧されてい
る必要がある。通常この負（または正）側の制御
整流素子はすでに点弧パルスが与えられて通電し
ているが、電流が継続する場合や、起動時を考慮
して、この制御整流素子にも同時に点弧パルスを
与える方法がダブルパルス方式である。したがつ
て、１つの制御整流素子には１回の通電期間に２
回の点弧パルスが与えられる。
また、キヤリアパルス方式は通電期間中、連続
的にパルス列を与える方法である。平滑リアクト
ルのインダクタンスが大きい場合、１つのパルス
信号では制御整流素子が通電を継続するのに十分
な電流値（保持電流と呼ばれている。）まで増加
せず、点弧に失敗することがある。また点弧タイ
ミングによつては、通電を開始する時点で１つの
点弧パルスを与えても、その制御整流素子に十分
な順方向電圧が印加されていないため、上記現象
が助長され点弧できないことがある。このような
場合、制御整流素子のゲート端子に通電期間中、
連続的にパルス列を加えるキヤリアパルス方式が
有効である。
的にパルス列を与える方法である。平滑リアクト
ルのインダクタンスが大きい場合、１つのパルス
信号では制御整流素子が通電を継続するのに十分
な電流値（保持電流と呼ばれている。）まで増加
せず、点弧に失敗することがある。また点弧タイ
ミングによつては、通電を開始する時点で１つの
点弧パルスを与えても、その制御整流素子に十分
な順方向電圧が印加されていないため、上記現象
が助長され点弧できないことがある。このような
場合、制御整流素子のゲート端子に通電期間中、
連続的にパルス列を加えるキヤリアパルス方式が
有効である。
第２図ハにダブルパルス方式の制御整流素子Ｕ
の点弧信号波形、ニにキヤリアパルス方式の同素
子Ｕの点弧信号波形を示した。
の点弧信号波形、ニにキヤリアパルス方式の同素
子Ｕの点弧信号波形を示した。
（発明が解決しようとする課題）
しかしながら、従来のキヤリアパルス方式は点
弧に失敗することがなく、信頼性が高くすぐれて
いるが、点弧パルス発生回路に要する電力が大き
く、制御整流素子に点弧パルス信号を絶縁して送
るためのパルストランスが大形になる欠点を持
つ。
弧に失敗することがなく、信頼性が高くすぐれて
いるが、点弧パルス発生回路に要する電力が大き
く、制御整流素子に点弧パルス信号を絶縁して送
るためのパルストランスが大形になる欠点を持
つ。
本発明は上記事情に鑑みてなされなもので、信
頼性が高く小電力で、小形軽量なパルストランス
を使用できる制御整流器の点弧パルス発生回路を
得ることを目的とする。
頼性が高く小電力で、小形軽量なパルストランス
を使用できる制御整流器の点弧パルス発生回路を
得ることを目的とする。
（課題を解決するための手段と作用）
本発明は、上記目的を達成するため、３相全波
の整流回路を構成するブリツジ接続された複数の
制御整流素子の点弧位相を制御する装置におい
て、各制御整流素子の通電期間指令の先頭を検出
しトリガ信号を発生する検出手段と、このトリガ
信号により一定期間だけ所定の論理信号を発生す
るタイマー手段と、一定の周期で一定のパルス幅
のパルス信号を発生するパルス発生手段と、前記
通電期間指令と前記論理信号と前記パルス信号の
論理条件から各制御整流素子に対する点弧パルス
を出力するパルス増幅手段を設けた制御整流器の
点弧制御装置である。
の整流回路を構成するブリツジ接続された複数の
制御整流素子の点弧位相を制御する装置におい
て、各制御整流素子の通電期間指令の先頭を検出
しトリガ信号を発生する検出手段と、このトリガ
信号により一定期間だけ所定の論理信号を発生す
るタイマー手段と、一定の周期で一定のパルス幅
のパルス信号を発生するパルス発生手段と、前記
通電期間指令と前記論理信号と前記パルス信号の
論理条件から各制御整流素子に対する点弧パルス
を出力するパルス増幅手段を設けた制御整流器の
点弧制御装置である。
（実施例）
第３図に本発明による制御整流器の点弧制御装
置の一実施例を示す。５〜１０及び１２は単安定
マルチバイブレータ、１１，１４はオアゲート、
１３は無安定マルチバイブレータ、１５〜２０は
アンドゲート、２１〜２６はパルス増幅器、２７
〜３２はパルストランスである。
置の一実施例を示す。５〜１０及び１２は単安定
マルチバイブレータ、１１，１４はオアゲート、
１３は無安定マルチバイブレータ、１５〜２０は
アンドゲート、２１〜２６はパルス増幅器、２７
〜３２はパルストランスである。
入力信号として図示しない位相制御部から、各
制御整流素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚの通電期間
指令信号３３Ｕ，３３Ｖ，３３Ｗ，３３Ｘ，３３
Ｙ，３３Ｚが第４図に示すように与えられる。単
安定マルチバイブレータ５〜１０により、各通電
期間指令信号３３Ｕ〜３３Ｚの立上り時点でパル
ス信号が作られる。この各パルス信号はオアゲー
ト１１により論理和が取られて１つの通電開始パ
ルス信号１１ａにまとめられる。この通電開始パ
ルス信号１１ａはさらに単安定マルチバイブレー
タ１２に入力され、点弧パルス列出力期間信号１
２ａが作られる。この点弧パルス列出力期間信号
１２ａのパルス幅は電源周期の約1/12（30℃）に
設定する。無安定マルチバイブレータ１３は所定
のパルス列１３ａを発振出力し、このパルス列１
３ａと通常開始パルス信号１１ａがオアゲート１
４により論理和をとり、点弧パルス列信号１４ａ
が作られる。この点弧パルス列信号１４ａはアン
ドゲート１５〜２０に入力され、各アンドゲート
１５〜２０により通電期間指令信号３３Ｕ〜３３
Ｚ及び点弧パルス列出力期間信号１２ａとの論理
積が取られ、パルス増幅器２１〜２６により、制
御整流素子を点弧するのに十分な大きさの信号に
増幅される。そして、パルストランス２７〜３２
により絶縁され、第４図に示すようにゲート信号
３４Ｕ〜３４Ｚとして各制御整流素子Ｕ〜Ｚの各
ゲート端子にそれぞれ加えられる。
制御整流素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚの通電期間
指令信号３３Ｕ，３３Ｖ，３３Ｗ，３３Ｘ，３３
Ｙ，３３Ｚが第４図に示すように与えられる。単
安定マルチバイブレータ５〜１０により、各通電
期間指令信号３３Ｕ〜３３Ｚの立上り時点でパル
ス信号が作られる。この各パルス信号はオアゲー
ト１１により論理和が取られて１つの通電開始パ
ルス信号１１ａにまとめられる。この通電開始パ
ルス信号１１ａはさらに単安定マルチバイブレー
タ１２に入力され、点弧パルス列出力期間信号１
２ａが作られる。この点弧パルス列出力期間信号
１２ａのパルス幅は電源周期の約1/12（30℃）に
設定する。無安定マルチバイブレータ１３は所定
のパルス列１３ａを発振出力し、このパルス列１
３ａと通常開始パルス信号１１ａがオアゲート１
４により論理和をとり、点弧パルス列信号１４ａ
が作られる。この点弧パルス列信号１４ａはアン
ドゲート１５〜２０に入力され、各アンドゲート
１５〜２０により通電期間指令信号３３Ｕ〜３３
Ｚ及び点弧パルス列出力期間信号１２ａとの論理
積が取られ、パルス増幅器２１〜２６により、制
御整流素子を点弧するのに十分な大きさの信号に
増幅される。そして、パルストランス２７〜３２
により絶縁され、第４図に示すようにゲート信号
３４Ｕ〜３４Ｚとして各制御整流素子Ｕ〜Ｚの各
ゲート端子にそれぞれ加えられる。
第４図に示すように各制御整流素子のゲート信
号３４Ｕ〜３４Ｚは４分割された通電期間の始め
の期間と３番目の期間のみに存在し、始めの期間
は該制御整流素子の通電開始時点から、また３番
目の期間は次に通電を開始する制御整流素子の通
電開始時点からそれぞれ一定期間（30°）だけパ
ルス列が出力される。
号３４Ｕ〜３４Ｚは４分割された通電期間の始め
の期間と３番目の期間のみに存在し、始めの期間
は該制御整流素子の通電開始時点から、また３番
目の期間は次に通電を開始する制御整流素子の通
電開始時点からそれぞれ一定期間（30°）だけパ
ルス列が出力される。
上述説明の様に、本発明による制御整流器の点
弧制御装置によれば、従来のキヤリアパルス方式
と同様の点弧の信頼性を持ちながら、点弧パルス
回路に要する電力を半減し、パルストランスも半
分の大きさとすることができ、経済的で信頼性の
高い制御整流器の点弧制御装置を提供することが
できる。
弧制御装置によれば、従来のキヤリアパルス方式
と同様の点弧の信頼性を持ちながら、点弧パルス
回路に要する電力を半減し、パルストランスも半
分の大きさとすることができ、経済的で信頼性の
高い制御整流器の点弧制御装置を提供することが
できる。
第１図は三相全波制御整流器の構成、第２図は
三相全波制御整流器の動作及び従来の点弧パルス
を示す波形図、第３図は本発明による制御整流器
の点弧制御装置の一実施例、第４図は第３図の動
作説明のための波形図である。 １……三相電源、２……制御整流器、３……平
滑リアクトル、４……負荷、５〜１０，１２……
単安定マルチバイブレータ、１１，１４……オア
ゲート、１３……無安定マルチバイブレータ、１
５〜２０……アンドゲート、２１〜２６……パル
ス増幅器、２７〜３２……パルストランス。
三相全波制御整流器の動作及び従来の点弧パルス
を示す波形図、第３図は本発明による制御整流器
の点弧制御装置の一実施例、第４図は第３図の動
作説明のための波形図である。 １……三相電源、２……制御整流器、３……平
滑リアクトル、４……負荷、５〜１０，１２……
単安定マルチバイブレータ、１１，１４……オア
ゲート、１３……無安定マルチバイブレータ、１
５〜２０……アンドゲート、２１〜２６……パル
ス増幅器、２７〜３２……パルストランス。
Claims (1)
- 【特許請求の範囲】 １ ３相全波の整流回路を構成するブリツジ接続
された複数の制御整流素子の点弧位相を制御する
装置において、 各制御整流素子の通電期間指令の先頭を検出し
トリガ信号を発生する検出手段と、 このトリガ信号により一定期間だけ所定の論理
信号を発生するタイマー手段と、 一定の周期で一定のパルス幅のパルス信号を発
生するパルス発生手段と、 前記通電期間指令と前記論理信号と前記パルス
信号の論理条件から各制御整流素子に対する点弧
パルスを出力するパルス増幅手段 を設けたことを特徴とする制御整流器の点弧制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1822082A JPS58139673A (ja) | 1982-02-09 | 1982-02-09 | 制御整流器の点弧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1822082A JPS58139673A (ja) | 1982-02-09 | 1982-02-09 | 制御整流器の点弧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58139673A JPS58139673A (ja) | 1983-08-19 |
| JPH0350504B2 true JPH0350504B2 (ja) | 1991-08-01 |
Family
ID=11965554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1822082A Granted JPS58139673A (ja) | 1982-02-09 | 1982-02-09 | 制御整流器の点弧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58139673A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232878U (ja) * | 1975-08-29 | 1977-03-08 |
-
1982
- 1982-02-09 JP JP1822082A patent/JPS58139673A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58139673A (ja) | 1983-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5840919B2 (ja) | 電動機の運転制御装置 | |
| US4151453A (en) | Induction motor control system | |
| JPS6142512B2 (ja) | ||
| US3297937A (en) | Frequency converter utilizing magnetic amplifiers and scr's | |
| JPS58139673A (ja) | 制御整流器の点弧制御装置 | |
| JPH0367474B2 (ja) | ||
| JPH025676Y2 (ja) | ||
| JPH0145273Y2 (ja) | ||
| JPH0214316Y2 (ja) | ||
| JPS5985516A (ja) | 温度制御器 | |
| JPH0321820Y2 (ja) | ||
| JPS5926408Y2 (ja) | サイリスタ制御装置 | |
| JPS6056389B2 (ja) | サイリスタブリツジ回路の運転方式 | |
| JPS5831828B2 (ja) | 電力変換器の制御装置 | |
| JPH0521122Y2 (ja) | ||
| JPS55135915A (en) | Thyristor control circuit | |
| JPS6035962A (ja) | 直流電源装置 | |
| JPS634433B2 (ja) | ||
| JPH0349212B2 (ja) | ||
| JPS59185069U (ja) | 直流溶接機のサイリスタ点弧回路 | |
| JPS6131568U (ja) | 交流ア−ク溶接機 | |
| JP2778726B2 (ja) | 電力供給装置 | |
| JPH06233520A (ja) | 整流回路のゲ−ト回路 | |
| JPH0574847B2 (ja) | ||
| JPS58224562A (ja) | 多出力スイツチング電源 |