JPS5863224A - 多値レベルのパルス発生回路 - Google Patents

多値レベルのパルス発生回路

Info

Publication number
JPS5863224A
JPS5863224A JP56163108A JP16310881A JPS5863224A JP S5863224 A JPS5863224 A JP S5863224A JP 56163108 A JP56163108 A JP 56163108A JP 16310881 A JP16310881 A JP 16310881A JP S5863224 A JPS5863224 A JP S5863224A
Authority
JP
Japan
Prior art keywords
driver
power supply
terminal
level
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56163108A
Other languages
English (en)
Other versions
JPH035107B2 (ja
Inventor
Noriaki Kondou
近藤 紀陽
Toshiji Nishimura
西村 俊帥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP56163108A priority Critical patent/JPS5863224A/ja
Publication of JPS5863224A publication Critical patent/JPS5863224A/ja
Publication of JPH035107B2 publication Critical patent/JPH035107B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、CODのドライブに適用される多値レベル
のパルス発生回路に関する。
固体撮像素子のひとつであるCODをドライブする場合
、第1図に示すよりな3値レベルのパルス信号p1. 
p、  を必要とする。従来では、第2図に示す構成の
パルス発生回路を用いていた。同図において、1及び2
はドライバーを示し、簡単のため、ドライバー1,2に
ついては、その出力用のトランジスタのみが図示されて
いる。ドライバー1は。
W、*電圧Veer及びVccl (VCcz ) V
ccl )の′II源でもって動作し、その入力端子3
には、第3図に示t/fルス信号P3が供給される。こ
のパルス信号Psノ周期が/フィールドとなる。この入
力パルス信号P3によってドライバー1の出力端子4に
は、第3図に示すように入力パルスと逆極性で、 Vc
clを低レベルr  VCcz 全mレベルとするパル
ス信号P4が現れる。一方、ドライバー2の入力端子5
には。
第3図において)6又は1−6で示すパルス信号が加え
られる。第1図に示すパルス信号P1をドライバー2の
出力端子6に発生させ、容量性の負荷7をドライブする
場合には、パルス信号P5が入力端子5に供給され、ま
た第1図に示すパルス信号P2を発生させるときには、
パルス信号P6が入力端子5に供給される。パルス信号
P、が入力端子5に供給されるときには、このパルス信
号P、の低レベルの区間で前段のドライバー1の出力パ
ルスP4が重畳されるので、 OV 、 vccl 、
 Vcc鵞の3値のレベルのパルス電圧が出力端子6に
生じる。パルス信号P、 、 P、は、水平周期の繰り
返し周期を有している。
かかる従来の多値レベルのパルス発生回路は。
上述の説明から明かなように、多値レベルのうらで最大
値の電源電圧を必要とし、5電源回路の規模が大きくな
る問題点があった。
この発明は、かかる従来の多値レベルのパルス発生回路
の欠点を除去せんとするものであり、必要とする電源電
圧のレベルが低くてすむようにしたものである。
以下、この発明の一実施例について第を図、第S図及び
第6図を参照して説明する。この一実施例は、3値レベ
ルのパルスを発生するようにしたものであって、初段の
ドライバー1を電源電圧vcc1  が供給される電源
端LF8と接地間に設ける。
また1次段のドライバー2の電源端子を負荷7より充分
大なる容量のコンデンサ9を介してドライバー1の出力
端子4と接続する。このドライバー2の電源端子に対し
て電源端子10に加えられる電1liWL圧Vcc2 
 をダイオード11を介して供給する。このドライバー
2の出力端子6にCODのような容量性の負荷Tが接続
されると共に、コンデンサ9及びダイオード11の接続
点とダイオード12を介して結合される。ドライバー1
の入力端子3には、従来と同様に第6図にも示すパルス
信号P1が供給され、ドライバー2の入力端子5には。
パルス信号P5又はP6が供給される。
上述のこの発明の一実施例は、第S図の等価回路によっ
て表わすことができる。同図において。
Slが初段のドライバーに相当するスイッチ回路を示し
、S2が次段のドライバーに相当するスイッチ回路を示
す。パルス・信号P3が高レベルの区間では。
スイッチ回路S1が接地側に接続され、コンデンサ9か
電源電圧Vcc z  に充電されると共に、ドライバ
ー2がこの電源電圧Vcc2  と接地レベルとの間1
:。
で動作している。次に、パルス信号P3が低レベルとな
ると、スイッチ回路Slが電源端子8側に接続されるこ
とになり、ドライバー2(スイッチング回路82 )に
対する電源電圧が(Vcc鵞+VcC4)となシ、ドラ
イバー2は、接地レベルと(Vccz +Vcal)f
の間で動作する。次に再びパルス信号P3が高レベルに
なると、負荷7からダイオード12を通ずる電流路が形
成され、コンデンサ9の値が大きいので、瞬時に出力電
位がVccz  に戻る。したがって、第6図に示す3
値レベルのノぐルス信号Plによるドライブを行なうこ
とができる。
第7図はこの発明に用いることができるドライバーの一
例を示す。ドライバー1.2は、共に同一の構成である
ので、ドライバー1を例にとって説明する。第7図にお
いて、1:Hj:差動アンプを示し、エミッタが共通接
続された一対のトランジスタ14A、14Bとこのエミ
ッタ共通接続点に接続された定量流源15とによシ差動
アンゾ13が構成されている。この一方のトランジスタ
14Aのベースが入力端子3と接続され、そのコレクタ
が電源端子8と接続されておシ、また他方のトランジス
タ14Bのベースに固定のぼ波電圧源16が接続されて
いる。トランジスタ14Bのコレクタ及び電源端子8間
に抵抗17が挿入されると共に、このコレクタがPNP
形トランジスタ18のベースに接続される。
このトランジスタ18のエミッタが電源端子8に接続さ
れ、そのコレクタがNPN形トランジスタ19のコレク
タと接続される。トランジスタ190ベースが抵抗20
を介して入力端子3に接続されると共に、抵抗21を介
して接地され、そのエミッタ本接地されている。このコ
ンプリメンタリ−なトランジスタ18.19のコレクタ
共通接続点が出力用のトランジスタ22.23のベース
共通接続点と接続される。トランジスタ22.23のペ
ース共通接続点とエミッタ共通接続点即ち出力端子4と
の間に抵抗24が挿入されている。
上述のドライバーの入力端子3に対して例えばテレビジ
ョンの水平走査周波数でSvの振幅の入力パルスが供給
される。この入力パルスがOvより5vに立上ると、直
流電圧源16の値がユ3v程度とされているので、トラ
ンジスタ14A。
19がオンとなシ、トランジスタ14E、18がオフと
なる。したがって、トランジスタ22がオフ、トランジ
スタ23がオンの状態となり、出力端子4が接地される
入力パルスがQVに立下ると、トランジスタ14ム、1
9がオフとなシ、トランジスタ14B。
18がオンとなる。したがってトランジスタ22がオノ
、トランジスタ23がオフの状態となシ。
出力端子4が電源端子8と接続される。このように、ト
ランジスタ1B及び19のコレクタ共通接続点及び出力
端子4の電位は、電源電圧Vcc@  の振幅で入力パ
ルスと逆極性に変化することになる。
通常出力パルスの振幅は10V−、lOVである。
上述の構成において、差動ア/ゾ13の定電流源15の
大きさは、トランジスタ18をオン・オフさせるのに必
要最小限の振幅(トランジスタ18のベース・エミッタ
間電圧降下よシや中太)のパルスを発生させるもの例え
ば/ mA  に設定されている。したがって負荷電流
が流れてない場合。
即ち出力端子4に接続された容量性負荷の充電又は放電
が終了した場合に回路に流れる電流を小さくでき、消費
電力を低減することができる。勿論。
この発明では、第7図に示す構成以外のドライバーを用
いても良い。
一*f、:、、34tiレベルのパルスを形成する場合
(Vcal= Vccg = Vcc )の場合では、
第3図に示すように、7種類の電源電圧Vccを用いる
だけで良い。更に、2I&類の電源電圧を必要とすると
きに、第3図において破線図示のように、電源端子8及
び接地間に可変抵抗器25の固定子を挿入し。
その摺動子をダイオード11のアノードに接続する構成
を用いても良い。26は、デカツゾリング用のコンデン
サである。
第9図はこの発明をt値しベルのパルス発生回路に適用
した他の実施例を示す。ここでは、0゜Vcc 、、t
 、Vcc ? 、3 Vcc  のt値を形成するよ
うにしており、したがって1種類の電源電圧vcc t
 FNいている。まず、第3図と同様にドライバー1の
出力端子4がコンデ7f9を介してドライバー2の電源
端子に接続されている。このドライバー1の入力端子3
及びドライバー2の入力端子5の夫々に第1θ図A及び
同図BK示すパルス信号pg、p。
が供給される。また、ドライバー2の出方端子6がコン
デンサ2Tを介して第3のドライバー28の電源端子に
接続される。このドライバー28の入力端子29に対し
て第10図Cに示すパルス信号P1が供給され、その出
方端子30に対して容量性の負荷1が接続されている。
そして、ドライバー28の電源端子と前段のドライバー
2の電源端子との間がダイオード31を介して接続され
ると共に、ドライバー28の電源端子とその出方端子3
0との間がダイオード32を介して接続される。
上述のこの発明の他の実施例の構成において。
パルス信号P3が高レベル、パルス信号P、 t P、
が低レベルの区間t、1 (第10図参照)では、コン
デンサ9及び21の充電電圧によってドライバー28の
出力パルス信号のレベルが、2VCICとなる。
次に、パルス信号P5が扁レベルとなる区間1.で−は
コンデンサ2Tが放電されるために、出方レベルがVc
cとなる。その次のパルス信号P7が高レベル ゛の区
間t3では、出力端子3oが接地されることKなる。ま
た、第70図におけるt4で示すように。
各ドライバーに対して供給されるパルス信号が全て低レ
ベルになると、出方レベルが最大値3Vccとなる。こ
のようにして第10図りに示すよりなダ値レベルのパル
ス信号Plを出方端子30に発生することができる。
仁のように、  (、n−/)filのドライバーを用
い。
前段のドライバーの出方端子を次段のドライバー、。電
源端子に°″″を介し1接続す63とにi6.n値しベ
ルのパルス信号を発生させることができる。
上述の実施例の説明から理解されるように、この発明は
、n値しベルのパルス信号を発生させる場合、従来の構
成のように、n値しベルのうちテ最大値のレベルの電、
源電圧を必要とせず、前述の一実施例のように、 0’
、  ’Vcc2 e (Vcc1+ Vcc2 )の
3値を発生させる場合から明かなように、電源電圧のレ
ベルを低くすることができる。また、抵抗分割によって
低い方の電源電圧を形成することができるので、 VC
CI又#1Vcc2のうちのより大きい方のレベルの電
源電圧があれば良い。更に、この発明では、゛出力レベ
ルのレベル差が等間隔のときには、そのレベル差に対応
する電源電圧を1個用いれば良いので、回路構成を一層
簡略なものとすることができる。
【図面の簡単な説明】
第1図、第2図及び第3図は従来の多値レベルのパルス
発生回路の説明に用いる波形図及び接続図、第q図及び
第5図はこの発明の一実施例の接続図及び等価回路図、
第6図はこの発明の一実施例の動作説明に用いる波形図
、第7図はこの発明に用いることができるドライバーの
一例の接続図、第3図はこの発明の一実施例を一部変更
した構成の一例の接続図、゛第9図及び第10図はこの
発明の他の実施例の接続図及びその動作説明に用いる波
形図である。 1.2,28・・・・・・・・・・・・ドライバー、3
,5,29・・・・・・・・・・・・ドライバーの入力
喝子、4,6.30・・・・・・・・・ドライバーの出
力端子、7・・・・・・・・・・・・容量性の負荷。 代理人 杉浦正知 第7図 第18図

Claims (1)

    【特許請求の範囲】
  1. 少なくとも2個のドライバーを有し1人力パルス信号に
    よって第1の電源端子の一方と他方との何れかにその出
    力端子が接続される第1のドライバーと、この第1のド
    ライバーの出力端子と第コのドライバーの電源端子の一
    方との間に挿入されたコンデ/すと、第2のドライバー
    の電源端子の一方と第2の電源端子の間に挿入された単
    方向性導通索子とからなシ、この第コのドライバーの出
    力端子に容量性の負荷が接続されるようにした多値レベ
    ルのパルス発生回路。
JP56163108A 1981-10-13 1981-10-13 多値レベルのパルス発生回路 Granted JPS5863224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56163108A JPS5863224A (ja) 1981-10-13 1981-10-13 多値レベルのパルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56163108A JPS5863224A (ja) 1981-10-13 1981-10-13 多値レベルのパルス発生回路

Publications (2)

Publication Number Publication Date
JPS5863224A true JPS5863224A (ja) 1983-04-15
JPH035107B2 JPH035107B2 (ja) 1991-01-24

Family

ID=15767314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56163108A Granted JPS5863224A (ja) 1981-10-13 1981-10-13 多値レベルのパルス発生回路

Country Status (1)

Country Link
JP (1) JPS5863224A (ja)

Also Published As

Publication number Publication date
JPH035107B2 (ja) 1991-01-24

Similar Documents

Publication Publication Date Title
JPH02149013A (ja) 発振回路
JPH02892B2 (ja)
JPS5863224A (ja) 多値レベルのパルス発生回路
US4310810A (en) Modulator systems
JPS6142887B2 (ja)
JPH0446010B2 (ja)
JPH0237547B2 (ja)
JPH0232719B2 (ja)
JP3088116B2 (ja) 差動回路
JP3073408B2 (ja) 三角波信号のクランプ回路
JPS5831614A (ja) 三角波発振器
JP2548419B2 (ja) 増幅回路
EP0447559B1 (en) Vertical deflection circuit
US6765449B2 (en) Pulse width modulation circuit
JPS626367B2 (ja)
JP2586551B2 (ja) 鋸波の振幅制御回路
JP2520466B2 (ja) 時定数回路
JPS63254813A (ja) サンプルドデータ回路
JPH0570019U (ja) パルス幅変調電力増幅器
JPS6217755B2 (ja)
JPH06103828B2 (ja) 矩形波発振回路
JPS58225718A (ja) 垂直鋸歯状波発生装置
JPH0511470B2 (ja)
JPH0576273B2 (ja)
JPS62155610A (ja) 発振器