JPH0353609A - 積層型ｌｒフィルタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＮｉＺｎ系フェライトのグリーンシートを積
層して形成された積層型ＬＲフィルタの製造方法に関す
る。

［背景技術コ 現在、ＥＭＩ（電磁干渉）除去用インダクタとしては、
巻線タイプのチップコイルや積層型のチップコイルが多
く使用されている。

このうち積層型のチップコイル５１は、第７図及び第８
図に示すように、複数枚のフェライトのグリーンシート
５２，５３及び５４を積層して形成したフェライト素体
５５の内部に、コイル状またはストレート状等の内部電
極５ｈを形代し，、フェライト素体５５の外面に内部電
極５６と導通した外部電極５７を形成したものである。

第７図は、このような積層型チップコイル５］の外観斜
視図であり、第８図はその一製造過程を表している。

第８図を参照しなから、この積層型チッグコイル５ｌの
製造方．法を詳しく説明する。フェライト素体５５は、
印刷シ一ト５８の上下両面に複数枚のグリーンシート５
２．５４　（ダミーシ一ト〉を積層することによって形
成されている．この印刷シ一ト５８は、グリーンシート
５３の表裏両面に銀または銀パラジウムの導電ペースト
を印刷することにより、それぞれ０．７５ターンのコイ
ル部５９と外部引き出し電［ｔ６０からなる内部電ｆ！
５６を形成したものであり、グリーンシート５３に穿孔
されたスルーホール６１を通して表裏のコイル部５９の
先端同士を導通させ、外部引き出し電極６０間に１．５
ターンのコイル部５９を形成してある。しかして、上記
のような印刷シ一ト５８の上下両面に何も印刷されてい
ない複数枚のグリーンシート５２．５４を積層して平面
加圧することにより一体化し、積層されたグリーンシー
ト５２，５３．５４によってフェライト素体５５が形成
される。この後、生のフェライト素体５５は空気中にお
いて適当な温度で焼威され、一体焼成品のフェライト素
体５５が製作される。さらに、バレル研磨もしくは平面
研磨によってフェライト素体５５の両端を研削し、内部
の外部引き出し電極６０を露出させた後、第７図に示す
ようにフェライト素体５５の両端外面に銀または銀パラ
ジウムの導電ペーストを塗布し、空気中で焼或すること
により外部引き出し電極６０と導通した外部電極５７を
形成している。このようにして製造された積層型チップ
コイル５１においては、空気中で焼成されたフェライト
素体５５は高抵抗の絶縁体であった。

［発明が解決しようとする課題］ 上記のようにして製造された積層型チップコイルをデシ
タル回路等のＥＭＩ除去フィルタ用として使用した場合
、このチップコイルは高周波域で必ず共振点ｆｏを持ち
、それ以上の周波数ではインダクタの働きをせず、むし
ろキャパシタとして働き、周波数−インピーダンス特性
は第９図に実線で示す曲線イのようになる。この共振点
ｆｏにおいては、インダクタとキャパシタの並列共振の
ため、使用される回路によっては異常発振が発生し、か
えって有害なノイズを発生させる．このような場合には
、インダクタに並列に抵抗体等のインピーダンス素子を
接続して用いられる．このようにインダクタに並列に抵
抗本等のインピーダンス素子を接続して用いると、周波
数−インピーダンス特性は第９図に破線で示す曲線ロの
ように滑らかになり、共振点がなくなる．したがって、
滑らかなノイズ除去特性を得ることができ、使用回路を
制限されることなく広い用途に利用できるようになる． このように積層型チップコイルを用いた場合には、使用
回路によっては異常発振が発生し、有害なノイズを土し
ることがあるので、この対策としてインダクタに並列に
抵抗体等のインピーダンス素子を接続する必要があるが
、従来の積層型チップコイルには内部に抵抗体を内蔵し
たもの，はなかうたので、このような場合には抵抗体等
の個別電気部品を外付けする必要があり、電子回路のコ
ストが増大すると共に半田付け等の処理が必要となって
面倒が増し、また電子回路の小型化の妨げにもなってい
た． しかして、本発明は叙上の従来例の欠点に鑑みてなされ
たものであり、その目的とするところは個別の電子部品
を外付けすることなく、滑らかなＥＭＩ除去特性を得る
ことのできる積層型ＬＲフィルタの製造方法を提供する
ことにある。

［課題を解決するための手段］ このため、本発明の積層型ＬＲフィルタの製造方法は、
ＮｉＺｎ系ノエライトのグリーンシートを積層すること
によって形威したフェライｌ・素体の内部に銀、銀パラ
ジウム等の導電ペーストを用いてインダクタンスとして
働く内部電極を形成すると共に、このフェライト素体の
外面に銀、銀パラジウム等の導電ペーストを用いて外部
電極を形或し、前記フェライト素体、内部及び外部電極
をそれぞれ空気中で焼成した後、さらに、このフェライ
ト素体をＨ．，　ＣＯガス等の還元雰囲気もしくはＮ２
，　Ａｒガス等の中性雰囲気で酸素濃度０．１％以下の
中で熱処理することにより、前記フェライト素体を低抵
抗化することを特徴としている。

また、外部電極の表面にはＮｉ，　Ｓｎ等のメッキを施
しても良い。

［作用］ 本発明にあっては、内部電極及び外部電極を形成され、
空気中で焼成されたフェライト素体をＨ２，　ＣＯガス
等の還元雰囲気もしくはＮ２，　Ａｒガス等の中性雰囲
気で酸素濃度０．１％以下の中で熱処理したところ、Ｎ
ｉＺｎ系フェライト中のＦｅ２０３　，　ＣｕＯの中の
酸素の一部が抜けてフェライト素体が半導体化され、低
抵抗化した。このため、インダクタンスとして働く内部
電極の両端間に低抵抗のフェライト層（フェライト素体
〉が並列に配置され、内部電極によるインタクタンスと
フェライト素体による抵抗を並列接続したのと同じ等価
回路を構成することができた。

したがって、涸別の抵抗体を外付けすることなく、従来
の積層型チップコイルに個別部品の抵抗体を外付けした
場合と同様な共振点のない周波数インピーダンス特性を
得ることができる。

［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。

フェライト素体４は、第１図に示すように、印刷シー１
−７の上下両面にそれぞれ複数枚のＮｉＺｎ系フェライ
トのグリーンシート１，３を積層し、平面加圧したもの
である。印刷シ一ト７は、ＮｉＺｎ系フェライトのグリ
ーンシート２の表面に銀、銀パラジウム等の内部電極５
を形成したものであり、第ｌ図の図示例では、グリーン
シート２の一方表面において外部引き出し電極８間にス
ｌ〜レート状のインダクタ部９を設けてある。また、印
刷シ一ト７の上下のグリーンシート１，３は、ダミーシ
一トであって、電極等の設けられていないものである。

積層型ＬＲフィルタ１０は、上記のようにして積層一体
化した生のフェライ１・素体４を焼成して得た一体焼成
品の両端部外面に外部引き出し電極８と導通した銀、銀
パラジウム等の外部電極６を形成したものである。また
、このＮｉＺｎ系フェライトからなるフェライト素体４
は、半導体化させることによって低抵抗化されており、
この結果外部電極６間にはインダクタＭ９によって付与
されるインダクタンスＬと低抵抗化されたフェライト素
体４によって付与された抵抗Ｒとが並列に接続されてお
り、この積層型ＬＲフィルタＩＯの等価回路は第３図の
ようになっている． つぎに、上記積層型ＬＲフィルタ１０の製造方法を説明
する。まず、ＮｉＺｎ系フェライト粉末及び有機溶媒，
バインダー等を混練して泥しようにした後、押し出し法
、引き上げ法あるいはブレード法によりシート状に成形
し、複数枚のＮｉＺｎ系フェライトのグリーンシート１
，２及び３を得る。ついで、グリーンシート２の表面に
銀、銀パラジウム等の酸化しにくい導電ペーストを印刷
して所定パターンの内部電極５を形或し、印刷シ一ト７
を得る，印刷シ一ト７の表裏両面に適宜の枚数のグリー
ンシート１．３をダミーシ一トとして重ね、ダミーシ一
ト間に印刷シ一ト７を挟み込み、上下から平面加圧し、
各グリーンシート１．２及び３を密着させ、生のフェラ
イト素体４を成形する。

この後、内部電極を形成されたフェライ１・素体４が空
気中で焼成される。

焼成されたフェライト素休４は、端面をバレル研磨また
は平面研磨して両端に外部引き出し電極８を露出させら
れる。ついで、この外部引き出し電極８の露出部分と導
通させるようにしてフェライト素体４の両端部外面に銀
、銀パラジウム等の酸化しにくい導電ペーストを塗布し
、外部電極６を形成する。

この後、再びフエライ１へ素体４を空気中で焼戒し、表
面の外部電極６をフェライト素体４に焼き付け、一体焼
成品の積層型ＬＲフィルタ１ｏが製造される。

この後、積Ｎ型ＬＲフィルタ１ｏは、熱処理を施される
。この熱処理工程は、Ｈ２，　ＣＯガス等の還元雰囲気
もしくはＮ２，　Ａｒガス等の中性雰囲気で酸素濃度０
，ｌ％以下の雰囲気中において、適宜温度で実施される
。スピネル型フェライトを還元または中性雰囲気などの
酸素分圧の低い雰囲気中で熱処理すると、フェライト組
成中のＦｅ２０３　，　ＣｕＯの中の＃Ｉ素原子の一部
が抜け出てＦｅ及びＣｕの原子価の一部がＦｅ”→Ｆｅ
”，　Ｃｕ”−＋Ｃｕ＋と変化する．この結果、フェラ
イト素体４が半導体化して低抵抗となり、空気中で焼成
した場合のＮｉＺｎ系フェライトの固有抵抗が１０９Ω
ｃｍ以上であるのに対し、１０〜１０４Ωｃｍという小
さな抵抗率が得られた。

上記のようにして製造された積層型ＬＲフィルタ１０に
あっては、内部電［５によって付与されたインダンタン
スＬとフェライト素体４によって付与された抵抗Ｒとに
よって第３図のようなインダクタンスＬと抵抗Ｒからな
るフィルタが構成されるので、従来のインダクタンス素
子としてのみ働く積層型チップコイルに外部抵抗体を外
付けしたのと同じ機能を得ることができる。すなわち、
この積層型ＬＲフィルタ１０の周波数一インピーダンス
特性は第４図に示すようになり、積層型チップコイルに
抵抗体を並列に外付けした時の周波数一インピーダンス
特性（第９図の曲線口）と同様、共振点のない滑らかな
周波数−インピーダンス特性を得ることができた。しか
も、フェライト素体４を低抵抗化することによって内部
抵抗を形成しているので、外形寸法が大きくなることが
なく、部品を小形化でき、従来のように外付け抵抗体を
用いる場合と比較すると、部品点数を少なくできて電気
回路をコンパクト化して高集積化を図れ、また外付け抵
抗体を半田付けする手間が省けると共に半田付け不良の
おそれがなくて接続信頼性が向上し、コストも安価にで
きる。

また，外部電極６の表面には、ＮｉメッキやＳｎメッキ
等を施してもよい。

なお、上記の説明では、積層型ＬＲフィルタを個々に製
造するように述べたが、実際の量産工程では、内部電極
の繰り返しパターンを印刷された大きな印刷マザーシ一
トの両面に大きなダミーのマザーシ一トを積層して加圧
一体化し、この生成形体をカットして一度に多数のフェ
ライト素体を製作する６ 第５図に示すものは本発明の他例であり、印刷シ一ト７
の一方表面において、外部引き出し電極８間にジグザグ
状のインダクタ部９を設けたものである。

？た、図示しないが、内部電極の構造としては、第８図
に従来例として示した内部電極のようにグリーンシート
の表裏に設けた０．７５ターンのＪ形電極をスルーホー
ルを通して連続させて１．５ターンのインダクタ部を形
成したものでもよい。

［実験結果］ 上記のような製造方法にしたがい、第５図に示すような
ジグザグ型の１，５ターンのインダクタ部を有する積層
型ＬＲフィルタを空気中焼成により製作した。、この積
層型フィルタのインダクタンスＬは、２１．５μＨであ
った。この空気中焼成された積層型ＬＲノイルタを、０
■濃度が０．０４％であるＮ２ガス雰囲気中において、
８８０℃の温度で熱処理したところ、外部電極間の抵抗
値Ｒは２，ＯｋΩとなった。

また、０■潰度が０．００５％であるＮ２ガス雰囲気中
において、８８０℃の温度で熱処理したところ、外部電
極間の抵抗値Ｒは０．　３ｋΩとなり、０２濃度が０．
０４％であるＮ２ガス雰囲気中において、９３０℃の温
度で熱処理したところ、抵抗値Ｒは０．１４　ｋΩと？
った。このように、フェライｌ・素体の抵抗値は、熱処
理温度または０２濃度を変えることにより′制御するこ
とができた。

第６図には、熱処理を施していない比較例イ（抵抗値Ｒ
　＝　１０６Ω〉、熱処理を施すことによって低抵抗化
すると共に熱処理温度もしくは０■濃度を制御すること
によって抵抗値Ｒを異ならせた実施例二（　Ｒ　＝　１
５００Ω〉，実施例示（　Ｒ　＝　２００Ω〉実施例へ
（　Ｒ　＝　５０Ω）の各周波数−インピーダンス特性
を示している。比較例八では．　１５ＭＨｚ付近で共振
点を持っているが、フェライト素体が半導体化され抵抗
が小さくなるに従い、共振点が大幅に改善され、緩やか
カーブとなっている。このように、フェライト素体の抵
抗値が１０６Ω以上になると共振点が顕著にあらわれ、
逆に５０Ω以下になると共振点がなくなって良好となる
が、インピーダンスが小さくなると，結果としてノイズ
の減衰量が小さくなり、ＥＭＴ除去フィルタとして好ま
しくなくなる。したがって、用途に応じて適切な抵抗値
を得るため、０■濃度や熱処理温度等を制｛卸する必要
がある。

［発明の効果コ 本発明によれば、フェライト素体の焼成後に熱処理を施
すことによりフェライト素体を低抵抗化させることがで
き、ワンチップの積層型ＬＲフィルタ内に抵抗体を形成
することができる。このため、内部電極によるインダク
タンスにフェライト素体による抵抗を並列に接続したの
と等価な回路の積層型ＬＲフィルタを製造することがで
き、共振点のない周波数インピーダ特性を得ることがで
きる。すなわち、滑らかなＥＭＩ除去特性が得られ、使
用回路等の制限をなくすことができ、汎用性が増す。

また、外付け抵抗を必要としなくなるので、電子回路の
コストを安価にできると共に電子回路を小形化すること
ができ、外付け抵抗を半田付けする必要がないので、接
続信頼性が増すと共に半田付け作業も不要となる。

【図面の簡単な説明】

第１図は本発明の一実施例における製造過程の斜視図、
第２図は同上の積層型ＬＲフィルタの断面図、第３図は
同上の等価回路図、第４図は同上の周波数−インピーダ
ンス特性を示すグラフ、第５図は本発明の他例における
製造過程の斜視図、第６図は異なる条件下で熱処理を施
された実施例の周波数−インピーダンス特性を示すグラ
フ、第７図は従来例の斜視図、第８図は従来例のＭ遣過
程における斜視図、第９図は従来例の周波数−インピー
ダンス特性を示すグラフである。 １　２，３・・・グリーンシート ４・・・フェライト素体 ５・・・内部電極 ６・・・外部電極

Claims (2)

【特許請求の範囲】
1. （１）ＮｉＺｎ系フェライトのグリーンシートを積層す
   ることによって形成したフェライト素体の内部に銀、銀
   パラジウム等の導電ペーストを用いてインダクタンスと
   して働く内部電極を形成すると共に、このフェライト素
   体の外面に銀、銀パラジウム等の導電ペーストを用いて
   外部電極を形成し、前記フェライト素体、内部及び外部
   電極をそれぞれ空気中で焼成した後、 さらに、このフェライト素体をＨ＿２，ＣＯガス等の還
   元雰囲気もしくはＮ＿２，Ａｒガス等の中性雰囲気で酸
   素濃度０．１％以下の中で熱処理することにより、前記
   フェライト素体を低抵抗化することを特徴とする積層型
   ＬＲフィルタの製造方法。
2. （２）前記外部電極の表面にＮｉ，Ｓｎ等のメッキを施
   したことを特徴とする請求項１に記載の積層型ＬＲフィ
   ルタの製造方法。