JPH0359522A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、液晶表示装置に係り、特に、薄膜トランジス
タ等を使用したアクティブ・マトリクス方式の液晶表示
装置のスペーサ材に関する。 〔従来の技術〕 アクティブ・マトリックス方式の液晶表示装置は、マト
リクス状に配列された複数の画素電極の各々に対応して
非線形素子（スイッチング素子）を設けたものである。 各画素における液晶は理論的には常時開動（デユーティ
比１．０）されているので、時分割開動方式を採用して
いる。いわゆる単純マトリクス方式と比べてアクティブ
方式はコントラストが良く、特にカラーでは欠かせない
技術となりつつある。スイッチング素子として代表的な
ものとしては薄膜トランジスタ（ＴＰＴ）がある。 第１１図に示すように、液晶表示装置の液晶表示部を構
成する上下透明ガラス基板ＳＵＢ　１．５ＵＢ２間に封
入される液晶層ＬＣの厚みを一定にするために両基板間
にスペーサ材ＳＰが介在されているが、従来は、カラー
フィルタＦＩＬが形成された上部透明ガラス基板５ＵＢ
２、または薄膜トランジスタ（図示省略）が形成された
下部透明ガラス基板５ＵＢＩのどちらか一方の表示画面
全体に小さな球状または円柱状のスペーサ材ＳＰを分散
していた。 なお、ＴＰＴを使用したアクティブ・マトリクス液晶表
示装置は、例えば「冗長構成を採用したｌ２．５型アク
テイブ・マトリクス方式カラー液晶デイスプレィ」、日
経エレクトロニクス、１９３〜２１０頁、１９８６年１
２月１５日、日経マグロウヒル社発行、で知られている
。 〔発明が解決しようとする課題〕 透明ガラス基板の表示画面全体にプラスチックやガラス
から成る透明の小さな球状または円柱状のスペーサ材を
分散させるので、所望の位置にスペーサ材を設けること
ができず、またスペーサ材は透明なので、スペーサ材を
通して光もれが生じ、スペーサ材の分散密度が高かった
り、スペーサ材が密集したりすると、点欠陥が生じたり
、コントラスト比が低下する問題があった。 本発明の目的は、スペーサ材を通しての光もれを防止で
きる液晶表示装置を提供することにある。 〔課題を解決するための手段〕 上記の課題を解決するために、本発明の液晶表示装置は
、カラーフィルタが形成された第Ｉの透明基板と、第２
の透明基板と、上記第Ｉの透明基板と第２の透明基板と
の間に封入された液晶と、上記両基板間の厚みを一定に
するためのスペーサ材とを具備し、かつ上記スペーサ材
が上記カラーフィルタ形成材料により構成されているこ
とを特徴とする。 第１図（Ａ）と（Ｂ）に本発明の液晶表示装置の断面構
造の例を概略的に示す。 第１図（Ａ）において、５ＵＢ２はカラーフィルタが形
成された上部透明ガラス基板（カラーフィルタ基板）、
ＢＭはＴＰＴへの光の入射を防ぐ遮光膜、ＦＩＬＬは第
１色目のカラーフィルタ。 ＦＩＬ２は第２色目のカラーフィルタ、ＦＩＬ３は第３
色目のカラーフィルタ、ＳＰは第２色目、第３色目のカ
ラーフィルタで構成されるスペーサである。 第１図（Ｂ）は、上下基板を組み合わせた図で、５ＵＢ
ＩはＴＰＴ　（図示省略）が形成された下部透明ガラス
基板（ＴＦＴ基板）、ＧＤＬはゲート線またはドレイン
線である。第２色目のカラーフィルタＦＩＬ２と第３色
目のカラーフィルタＦＩＬ３の厚さｄと、下部透明ガラ
ス基板ＳＵＢ　１のゲート線またはドレイン線ＧＤＬの
凸部の厚さを合わせた厚さで液晶ＬＣの厚さが規定され
る。 〔作用〕 本発明の液晶表示装置では、スペーサ材をカラーフィル
タで構成するので、スペーサ材を所望の位置に設けるこ
とができ、表示に影響しない部分、例えば、カラーフィ
ルタ基板上の遮光膜上、またはＴＰＴ基板上のゲート線
あるいはドレイン線上に対応するカラーフィルタ基板上
に形成できるので、スペーサ材による光もれが生じず、
スペーサ材の分散密度が高かったりスペーサ材が密集し
たりすることがなく、点欠陥が生じたりコントラスト比
が低下することがない。 本発明の他の目的および特徴は図面を参照した以下の説
明から明らかとなるであろう。 〔実施例〕 以下１本発明の構成について、アクティブ・マトリクス
方式のカラー液晶表示装置に本発明を適用した実施例と
ともに説明する。 なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第２Ａ図は本発明が適用されるアクティブ・マトリクス
方式カラー液晶表示装置の一画素とその周辺を示す平面
図であり、第２Ｂ図は第２Ａ図のｎＢ−ｎＢ切断線にお
ける断面と表示パネルのシール部付近の断面を示す図で
あり、第２Ｃ図は第２Ａ図のｕｃ−ｎｃ切断線における
断面図である。 また、第３図（要部平面図）には、第２Ａ図に示す画素
を複数配置したときの平面図を示す。 （画素配置） 第２Ａ図に示すように、各画素は、隣接する２本の走査
信号線（ゲート信号線又は水平信号線）ＧＬと、隣接す
る２本の映像信号線（ドレイン信号線又は垂直信号ＡＩ
Ｘ）Ｄ　Ｌとの交差領域内（４本の信号線で囲まれた領
域内）に配置されている。各画素は薄膜トランジスタＴ
ＰＴ、画素電極工ＴＯ１及び付加容量Ｃａｄｄを含む、
走査信号線ＯＬは、列方向に延在し、行方向に複数本配
置されている。 映像信号線ＤＬは、行方向に延在し、列方向に複数本配
置されている。 （パネル断面全体構造） 第２Ｂ図に示すように、液晶層ＬＣを基準に下部透明ガ
ラス基板５ＵＢＩ側には薄膜トランジスタＴＰＴ及び透
明画素電極ＩＴＯＩが形成され、上部透明ガラス基板５
ＵＢ２側には、カラーフィルタＦＩＬ、遮光用ブラック
マトリクスパターンＢＭが形成されている。下部透明ガ
ラス基板５ＵＢｌ側は、例えば、１．１　［ｍｍ］程度
の厚さで構成されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板５ＵＢＩ及び５ＵＢ２の左側縁部
分で外部引出配線の存在する部分の断面を示している。 右側は、透明ガラス基板５ＵＢＩ及び５ＵＢ２の右側縁
部分で外部づ１出配線の存在しない部分の断面を示して
いる。 第２Ｂ図の左側、右側の夫々に示すシール材ＳＬは、液
晶ＬＣを封止するように構成されており、液晶封入口（
図示していない）を除く透明ガラス基板５ＵＢＩ及び５
ＵＢ２の総周囲全体に沿って形成されている。シール材
ＳＬは、例えば、エポキシ樹脂で形成されている゛。 前記上部透明ガラス基板５ＵＢ２側の共通透明画素電極
ＩＴＯ２は、少なくとも一個所において、銀ペースト材
ＳＩＬによって、下部透明ガラス基板５ＵＢＩ側に形成
された外部引出配線に接続されている。この外部引出配
線は、前述したゲート電極ＧＴ、ソース電極ＳＤＩ、ド
レイン電極ＳＤ２の夫々と同一製造工程で形成される。 配向膜０ＲＩＩ及び０ＲＩ２、透明画素電極ＩＴｏ、共
通透明画素電極ＩＴＯ１保護膜ＰＳＶＩ及びＰＳＶ２、
絶縁膜ＧＩの夫々の層は、シール材ＳＬの内側に形成さ
れる。偏光板ＰＯＬは、下部透明ガラス基板５ＵＢＩ、
上部透明ガラス基板５ＵＢ２の夫々の外側の表面に形成
されている。 液晶ＬＣは、液晶分子の向きを設定する下部配向膜○Ｒ
ＩＩ及び上部配向膜０ＲＩ２の間に封入され、シール部
ＳＬよってシールされている。 下部配向膜０ＲＩＩは、下部透明ガラス基板５ｔＪＢｌ
側の保護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板５ＵＢ２の内側（液晶側）の表面に
は、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜ＰＳＶ
２、共通透明画素電極（ＣＯＭ）ＩｒＯ２及び上部配向
膜０ＲＩ２が順次積層して設けられている。 この液晶表示装置は、下部透明ガラス基板５ＵＢｌ、側
、上部透明ガラス基板５ＵＢ２例の夫々の層を別々に形
成し、その後、上下透明ガラス基板５ＵＢＩ及び５ＵＢ
２を重ね合せ、両者間に液晶ＬＣを封入することによっ
て組み立てられる。 （遮光膜ＢＭ＞ 上部基板５ＵＢＺ側には、外部光（第２Ｂ図では上方か
らの光）がチャネル形成領域として使用されるｉ型半導
体層ＡＳに入射されないように、遮蔽膜ＢＭが設けられ
、第６図のハツチングに示すようなパターンとされてい
る。なお、第６図は第２Ａ図におけるＩＴＯ膜ＩＷｄ３
、フィルタ層ＦＩＬ及び遮光膜ＢＭのみを描いた平面図
である。 遮光膜ＢＭは、光に対する遮蔽性が高い、例えば、アル
ミニウム膜やクロム膜等で形成されており、本実施例で
は、クロム膜がスパッタリングで１３００［人コ程度の
膜厚に形成される。 従って、ＴＰＴ１〜３の共通半導体ＮＡｓは上下にある
遮光膜ＢＭ及び太き目のゲート電極ＧＴによってサンド
インチにされ、その部分は外部の自然光やバックライト
光が当たらなくなる。遮光１１ＢＭは第６図のハツチン
グ部分で示すように。 画素のＪＮＪ囲に形成され、つまり遮光膜ＢＭは格子状
に形成され（ブラックマトリクス）、この格子で１画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜ＢＭによってはっきりとしコントラストが向
上する。つまり遮光膜ＢＭは、半導体層Ａｓに対する遮
光とブラックマトリクスとの２つの機能をもつ。 なお、バックライトを５ＵＢＺ側に取り付け、５ＵＢＩ
を観察側（外部露出側）とすることもできる。 （スペーサ） 第２Ｂ図に示すように、スペーサ材ＳＰが第２色目の（
すなわち、第２番目に形成する）緑色のカラーフィルタ
ＦＩＬ（Ｇ）と、第３色目の（第３番目に形成する）青
色のカラーフィルタＦＩＬ（Ｂ）によって構成され、表
示に影響しない部分である、上部透明ガラス基板５ＵＢ
Ｚ上の遮光膜ＢＭ上でかつ下部透明ガラス基板５ＵＢＩ
のドレイン線（またはゲートｇ）上に対応する上部透明
ガラス基板５ＵＢＺ上に形成されている。従って、従来
のようにスペーサ材による光もれが生じず、スペーサ材
の分散密度が高かったりスペーサ材が密集したりするこ
とがなく、点欠陥が生じたりコントラスト比が低下する
ことがないので、表示品質の高い液晶表示装置を提供で
きる。 スペーサ材ＳＰの形成方法については、次の（カラーフ
ィルタＦＩＬ＞の項で述べる。 （カラーフィルタＦＩＬ＞ カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形成される染色基材に染料を着色して構成されている。 カラーフィルタＦＩＬは、画素に対向する位置に各画素
毎にドツト状に形成され（第７図）、染め分けられてい
る（第７図は第３図の第３導電膜、ｌ１ｄ３とカラーフ
ィルタｆｆＦＩＬのみを描いたもので、Ｒ，Ｇ、Ｂの各
フィルターはそれぞれ、４５°、１３５’、クロスのハ
ツチを施しである）、カラーフィルタＦＩＬは第６図に
示すように画素電極ＩＴＯＩ　（Ｅｌ−Ｒ３）の全てを
覆うように太き目に形成され、遮光膜ＢＭはカラーフィ
ルタＦＩＬ及び画素電極ＩＴＯＩのエツジ部分と重なる
よう画素電極ＩＴＯＩの周縁部より内側に形成されてい
る。 カラーフィルタＦＩＬは、次のように形成することがで
きる。まず、上部透明ガラス基板５ＵＢ２の表面に染色
基材を形成し、フォトリングラフィ技術で赤色フィルタ
形成領域以外の染色基材を除去する。この後、染色基材
を赤色染料で染め、固着処理を施し、赤色フィルタＲを
形成する。次に、同様な工程を施すことによって、緑色
フィルタＧ、青色フィルタＢを順次形成する。 スペーサ材ＳＰ（第２Ｂ図）は、上部透明ガラス基板５
ＵＢＺ上に赤色フィルタＲ１緑色フィルタＧ、青色フィ
ルタＧを形成するときに、第工層目の赤色フィルタＲを
形成した後に、その一部に第２層目の緑色フィルタＧ、
第３層目の青色フィルタＢを重ねて形成する。スペーサ
ＳＰとして緑色フィルタＧ、青色フィルタＢを形成する
位置は。 上部透明ガラス基板５ＵＢ２の遮光膜ＢＭの上、または
下部透明ガラス基板５ＵＢＩ上のゲート線ＧＬか、また
はドレイン線ＤＬに対応する位置とする。緑色フィルタ
Ｇと青色フィルタＢの厚さと、下部透明ガラス基板５Ｕ
ＢＩのゲート線またはドレイン線の凸部の厚さを合わせ
た厚さで液晶ＬＣの厚さが規定される。 保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている。保護膜ＰＳＶ２は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。 （薄膜トランジスタＴＰＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソース−ドレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）Ｔ　Ｆ　Ｔ　１、ＴＦＴ２及びＴＦＴ３で
構成されている。薄膜トランジスタＴＰＴＩ〜ＴＦＴ３
の夫々は、実質的に同一サイズ（チャンネル長と幅が同
じ）で構成されている。 この分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々は、主に、ゲート電極ＧＴ、グー１〜絶縁膜ＧＩ、
ｉ型（真性、１ｎｔｒｉｎｓｉｃ、導電型決定不純物が
ドープされていない）非晶質Ｓｉ半導体層ＡＳ、一対の
ソース電極ＳＤＩ及びドレイン電極ＳＤ２で構成されて
いる。なお、ソース・ドレインは本来その間のバイアス
極性によって決まり、本表示装置の回路ではその極性は
動作中反転するので、ソース・ドレインは動作中入れ替
わると理解されたい。しかし以下の説明でも１便宜上一
方をソース、他方をドレインと固定して表現する。 （ゲート電極ＧＴ＞ ゲート電極ＧＴは、第４図（第２Ａ図の層ｇ１、ｇ２及
びＡＳのみを描いた平面図）に詳細に示すように、走査
信号線ＧＬから垂直方向（第２Ａ図及び第４図において
上方向）に突出する形状で構成されている（丁字形状に
分岐されている）。ゲート電極ＧＴは、薄膜トランジス
タＴＰＴＩ〜ＴＦＴ３の夫々の形成領域まで突出するよ
うにＷ威されている。薄膜トランジスタＴＰＴＩ〜ＴＦ
Ｔ３の夫々のゲート電極ＧＴは、一体に（共通ゲート電
極として）構成されており、走査信号線ＧＬに連続して
形成されている。ゲート電極ＧＴは、薄膜トランジスタ
ＴＰＴの形成領域において大きい段差を作らないように
、単層の第１導電膜ｇｌで構成する。第１導電膜ｇ１は
、例えばスパッタで形成されたクロム（Ｃｒ）膜を用い
、１０００［入コ程度の膜厚で形成する。 このゲート電極ＧＴは、第２Ａ図、第２Ｂ図及び第４図
に示されているように、半導体ＲＡＳを完全に覆うよう
（下方からみて）それより太き目に形成される。従って
、基板５ＵＢＩの下方に蛍光灯等のバックライトＢＬを
取付けた場合、この不透明のＣｒゲート電極ＧＴが影と
なって、半導体ＩＡｓにはバックライト光が当たらず、
光照射による導電現象すなわちＴＰＴのオフ特性劣化は
起きにくくなる。なお、ゲート電極ＧＴの本来の大きさ
は、ソース・ドレイン電極ＳＤＩとＳＤ２間をまたがる
に最低限必要な（ゲート電極とソース・ドレイン電極の
位置合わせ余裕分も含めて）幅を持ち、チャンネル幅Ｗ
を決めるその奥行き長さはソース・ドレイン電極間の距
離（チャンネル長）Ｌとの比、即ち相互コンダクタンス
ｇｍを決定するファクタＷ／Ｌをいくつにするかによっ
て決められる。 本実施例におけるゲート電極の大きさは勿論。 上述した本来の大きさよりも大きくされる。 ゲート電極ＧＴのゲート及び遮光の機能面からだけで考
えれば、ゲート電極及びその配線ＯＬは単一の層で一体
に形成しても良く、この場合不透明導電材料としてＳｉ
を含有させたＡ１．純ＡＩ、及びＰｄを含有させたＡ１
等を選ぶことができる。 （走査信号線ＧＬ＞ 前記走査信号線ＧＬは、第１導電膜ｇ１及びその上部に
設けられた第２導電膜ｇ２からなる複合膜で構成されて
いる。この走査信号ｓＧＬの第１導電膜ｇｌは、前記ゲ
ート電極ＧＴの第１導電膜ｇ１と同一製造工程で形成さ
れ、かつ一体に構成されている。第２導電膜ｇ２は１例
えば、スパッタで形成されたアルミニウム（ＡＱ）膜を
用い、２０００〜４０００［人］程度の膜厚で形成する
。第２導電膜ｇ２は、走査信号線ＧＬの抵抗値を低減し
、信号伝達速度の高速化（画素の情報の書込特性向上）
を図ることができるように構成されている。 また、走査信号線ＯＬは、第１導電膜ｇ１の幅寸法に比
べて第２導電膜ｇ２の幅寸法を小さく構成している。す
なわち、走査信号線ＧＬは、その側壁の段差形状がゆる
やかになっている。 （ゲート絶縁膜ＧＩ＞ 絶縁膜ＧＩは、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々のゲート絶縁膜として使用される。 ＃！縁膜ＧＩは、ゲート電極ＧＴ及び走査信号ＢＧＬの
上層に形成されている。絶縁膜Ｇｌは、例えば、プラズ
マＣＶＤで形成された窒化珪素膜を用い、３０００［λ
］程度の膜厚で形成する。 （半導体層ＡＳ＞ ｉ型半導体層ＡＳは、第４図に示すように、複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の夫々のチ
ャネル形成領域として使用される。 ｉ型半導体層ＡＳは、アモーファスシリコン膜又は多結
晶シリコン膜で形成し、約１８００［Ａ　］程度の膜厚
で形成する。 このｉ型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
、Ｎ４ゲート絶縁膜ＧＩの形成に連続して、同じプラズ
マＣＶＤ装置で、しかもその装置から外部に露出するこ
となく形成される。また、オーミックコンタクト用のＰ
をドープしたＮ”１ｄＯ（第２Ｂ図）も同様に連続して
約４００［λコの厚さに形成される。しかる後下側基板
５ＵＢＩはＣＶＤ装置から外に取り出され、写真処理技
術により、Ｎ”ｌｄＯ及びｉ層ＡＳは第２Ａ図、°第２
Ｂ図及び第４図に示すように独立した島にパターニング
される。 ｉ型半導体層ＡＳは、第２Ａ図及び第４図に詳細に示す
ように、走査信号線ＯＬと映像信号線ＤＬとの交差部（
クロスオーバ部）の両者間にも設けられている。この交
差部ｉ型半導体層Ａｓは、交差部における走査信号線Ｏ
Ｌと映像信号線ＤＬとの短絡を低減するように構成され
ている。 （ソース・ドレイン電極ＳＤＩ、ＳＤ２＞複数に分割さ
れた薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の夫々のソー
ス電極ＳＤＩとドレイン電極ＳＤ２とは、第２Ａ図、第
２Ｂ図及び第５図（第２Ａ図の層ｄｉ−ｄ３のみを描い
た平面図）で詳細に示すように、半導体層ＡＳ上に夫々
離隔して設けられている。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は、Ｎ＋
型半導体／ｌｄｏに接触する下層側から、第１導電膜ｄ
１、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤＩの第１導電膜ｄ１
、第２導電膜ｄ２及び第３導電膜ｄ３は、ドレイン電極
ＳＤ２の夫々と同一製造工程で形成される。 第１導電膜ｄ１は、スパッタで形成したクロム膜を用い
、５００〜１０００［Ａ　］の膜厚（本実施例では。 ６００［人］程度の膜厚）で形成する。クロム膜は、膜
厚を厚く形成するとストレスが大きくなるので、２００
０［人］程度の膜厚を越えない範囲で形成する。 クロム膜は、Ｎ＋型半導体層ｄｏとの接触が良好である
。クロム膜は、後述する第２導電膜ｄ２のアルミニウム
がＮ＋型半導体層ｄＯに拡散することを防止する。所謂
バリア層を構成する。第１導電膜ｄ１としては、クロム
膜の他に、高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高
融点金属シリサイド（Ｍ。 Ｓｉ、、ＴｉＳｉ、、ＴａＳｉ、、ＷＳｉ、）膜で形成
してもよい。 第１導電膜ｄｉを写真処理でパターニングした後、同じ
写真処理用マスクで或は第１導電膜ｄ１をマスクとして
Ｎ＋層ｄｏが除去される。つまり、ｉ層ＡＳ上に残って
いたＮ”Ｊ’ｌｄＯは第１導電膜ｄ１以外の部分がセル
ファラインで除去される。 このとき、Ｎ＋層ｄｏはその厚さ分は全て除去されるよ
うエッチされるのでｉ　ｌ　Ａ　Ｓも若干その表面部分
でエッチされるが、その程度はエッチ時間で制御すれば
良い。 しかる後第２導電膜ｄ２が、アルミニウムのスパッタリ
ングで３０００〜４０００［Ａ　］の膜厚（本実施例で
は、３０００［Ａ　］程度の膜厚）に形成される。アル
ミニウム膜は、クロム膜に比べてストレスが小さく、厚
い膜厚に形成することが可能で、ソース電極ＳＤ１、ド
レイン電極ＳＤ２及び映像信号線ＤＬの抵抗値を低減す
るように構成されている。第２導電膜ｄ２としては、ア
ルミニウム膜の他に、シリコン（Ｓ　ｉ）や銅（Ｃｊ）
を添加物として含有させたアルミニウム膜で形成しても
よい。 第２導電膜ｄ２の写真処理技術によるパターニング後第
３導電膜ｄ３が形成される。この第３導電膜ｄ３はスパ
ッタリングで形成された透明導電膜（Ｉｎｄｕｉｍ−Ｔ
ｉｎ−Ｏｘｉｄｅ　Ｉ　Ｔ　Ｏ：ネサ膜）から成り、１
０００〜２０００［Ａ］の膜厚（本実施例では、１２０
０　［Ａコ程度の膜厚）で形成される。この第３導電膜
ｄ３は、ソース電極ＳＤ１．　　ドレイン電極ＳＤ２及
び映像信号線ＤＬを構成すると共に、透明画素電極ＩＴ
ＯＩを構成するようになっている。 ソース電極ＳＤ１の第１導電膜ｄｉ、ドレイン電極ＳＤ
２の第１導電膜ｄｉの夫々は、上層の第２導電膜ｄ２及
び第３導電膜ｄ３に比べて内側に（チャンネル領域内に
）大きく入り込んでいる。 つまり、これらの部分における第１導電膜ｄ１は、層ｄ
２．ｄ３とは無関係に薄膜トランジスタＴＰＴのゲート
長りを規定できるように構成されている。 ソース電極ＳＤ１は、前記のように、透明画素電極ＩＴ
ＯＩに接続されている。ソース電極ＳＤＩは、ｉ型半導
体層ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ＋層ｄ
ｏの膜厚及びｉ型半導体層ＡＳの膜厚とを加算した膜厚
に相当する段差）に沿って構成されている。具体的には
、ソース電極ＳＤＩは、ｉ型半導体層ＡＳの段差形状に
沿って形成された第１導電膜ｄｉと、この第１導電膜ｄ
１の上部にそれに比べて透明画素電極ＩＴ○１と接続さ
れる側を小さいサイズで形成した第２導電膜ｄ２と、こ
の第２導電膜から露出する第１導電膜ｄ１に接続された
第３導電膜ｄ３とで構成されている。ソース電極ＳＤＩ
の第２導電膜ｄ２は、第１導電膜ｄｉのクロム膜がスト
レスの増大から厚く形成できず、ｉ型半導体ＭＡＳの段
差形状を乗り越えられないので、このｉ型半導体ＲＡＳ
を乗り越えるために構成されている。つまり、第２導電
膜ｄ２は、厚く形成することでステップカバレッジを向
上している。第２導電膜ｄ２は、厚く形成できるので、
ソース電極ＳＤＩの抵抗値（ドレイン電極ＳＤ２や映像
信号線ＤＬについても同様）の低減に大きく寄与してい
る。第３導電膜ｄ３は、第２導電膜ｄ２のｉ型半導体層
ＡＳに起因する段差形状を乗り越えることができないの
で、第２導電膜ｄ２のサイズを小さくすることで露出す
る第１導電膜ｄｉに接続するように構成されている。第
１導電膜ｄｉと第３導電膜ｄ３とは、接着性が良好であ
るばかりか、両者間の接続部の段差形状が小さいので、
確実に接続することができる。 （画素電極ＩＴＯＩ＞ 前記透明画素電極ＩＴＯ工は、各画素毎に設けられてお
り、液晶表示部の画素電極の一方を構成する。透明画素
電極ＩＴＯＩは、画素の複数に分割された薄膜トランジ
スタＴＰＴＩ〜ＴＦＴ３の夫々に対応して３つの透明画
素電極（分割透明画素電極）Ｅｌ、Ｅ２、Ｅ３に分割さ
れている。透明画素電極Ｅ１〜Ｅ３は、各々、薄膜トラ
ンジスタＴＰＴのソース電極ＳＤＩに接続されている。 透明画素電極Ｅ１〜Ｅ３の夫々は、実質的に同一面積と
なるようにパターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＰＴＩ〜ＴＦＴ３に分割し、この複
数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々に複数に分割した透明画素電極Ｅｌ−Ｅ３の夫々を
接続することにより、分割された一部分（例えば、ＴＦ
Ｔｌ）が点欠陥になっても２画素全体でみれば点欠陥で
なくなる（ＴＦＴ２及びＴＦＴ３が欠陥でない）ので、
点欠陥の確率を低減することができ、また欠陥を見にく
くすることができる。 また、前記画素の分割された透明画素電極Ｅｉ−〜Ｅ３
の夫々を実質的に同一面積で構成することにより、透明
画素電極Ｅｌ−Ｅ３の夫々と共通透明画素電極ＩＴＯ２
とで構成される夫々の液晶容１（ＣＰｉＸ　）を均一に
することができる。 （保護膜ＰＳＶ１） 薄膜トランジスタＴＰＴ及び透明画素電極ＩｒＯ２上に
は、保護膜ＰＳＶＩが設けられている。 保護膜ＰＳＶＩは、主に、薄膜トランジスタＴＰＴを湿
気等から保護するために形成されており。 透明性が高くしかも耐湿性の良いものを使用する。 保護膜ＰＳＶＩは、例えば、プラズマＣＶＤで形成した
酸化珪素膜や窒化珪素膜で形成されており、８０００［
入］程度の膜厚で形成する。 （共通電極ＩＴ○２） 共通透明画素電極ＩＴＯ２は、下部透明ガラス基板５Ｕ
ＢＩ側に画素毎に設けられた透明画素電極ＩＴＯＩに対
向し、液晶の光学的な状態は各画素電極ＩＴ○１と共通
電極ＩｒＯ２間の電位差（電界）に応答して変化する。 この共通透明画素電極ＩＴＯ２には、コモン電圧Ｖｃｏ
ｍが印加されるように構成されている。コモン電圧Ｖｃ
ｏｍは、映像信号！ＤＬに印加されるロウレベルの駆動
電圧Ｖ　ｄ　ｗｉｎとハイレベルの原動電圧Ｖ　ｄ　ｍ
ａｘとの中間電位である。 （画素配列） 前記液晶表示部の各画素は、第３図及び第７図に示すよ
うに、走査信号１％ＧＬが延在する方向と同一列方向に
複数配置され、画素列Ｘｉ、Ｘ２゜Ｘ３．Ｘ４．・・・
の夫々を構成している。各画素列Ｘ１、Ｘ２．Ｘ３．Ｘ
４．・・・の夫々の画素は、薄膜トランジスタＴＦＴＩ
〜ＴＦＴ３及び透明画素電極Ｅ１〜Ｅ３の配置位置を同
一に構成している。つまり、奇数画素列Ｘｉ、Ｘ３．・
・・の夫々の画素は、薄膜トランジスタＴＰＴＩ〜ＴＦ
Ｔ３の配置位置を左側、透明画素電極Ｅ１〜Ｅ３の配置
位置を右側に構成している。奇数画素列Ｘｉ、Ｘ３．・
・・の夫々の行方向の隣りの偶数画素列Ｘ２．Ｘ４．・
・・の夫々の画素は、奇数画素列Ｘｉ、Ｘ３．・・・の
夫々の画素を前記映像信号線ＤＬの延在方向を基準にし
て線対称でひっくり返した画素で構成されている。すな
わち、画素列Ｘ２．Ｘ４．・・・の夫々の画素は、薄膜
トランジスタＴＰＴＩ〜ＴＦＴ３の配置位置を右側、透
明画素電極Ｅ１〜Ｅ３の配置位置を左側に構成している
。そして、画素列Ｘ２．Ｘ４．・・・の夫々の画素は、
画素列Ｘｉ、Ｘ３．・・・の夫々の画素に対し、列方向
に半画素間隔移動させて（ずらして）配置されている。 つまり、画素列Ｘの各画素間隔を１．０　（１，０ピツ
チ）とすると、次段の画素列Ｘは、各画素間隔を１．０
とし、前段の画素列Ｘに対して列方向に０．５画素間隔
（０，５ピツチ）ずれている。 各画素間を行方向に延在する映像信号線ＤＬは、各画素
列Ｘ間において、半画素間隔分（０，５ピツチ分）列方
向に延在するように構成されている。 その結果、第７図に示すように、前段の画素列Ｘの所定
色フィルタが形成された画素（例えば、画素列Ｘ３の赤
色フィルタＲが形成された画素）と次段の画素列Ｘの同
一色フィルタが形成された画素（例えば、画素列Ｘ４の
赤色フィルタＲが形成された画素）とが１．５画素間隔
（１，５ピツチ）離隔され、また、ＲＧＢのカラーフィ
ルタＦ　Ｉ　Ｌは三角形配置となる。カラーフィルタＦ
ＩＬのＲＧＢの三角形配置構造は、各色の混色を良くす
ることができるので、カラー画像の解像度を向上するこ
とができる。 また、映像信号線ＤＬは、各画素列Ｘ間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き、又映像信号線ＤＬの迂回をなくし多層配線構造を廃
止することができる。 （表示パネル全体等価回路） この液晶表示部装置の等価回路を第８図に示す。 ＸｉＧ、Ｘｉ＋ＩＧ、・・・は、緑色フィルタＧが形成
される画素に接続された映像信号線ＤＬである。 Ｘ　ｘ　Ｂ　ｔ　Ｘ　ｘ　＋　Ｉ　Ｂ　ｙ・・・は、青
色フィルタＢが形成される画素に接続された映像信号線
ＤＬである。 Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は、赤色フィルタＲが
形成される画素に接続された映像信号線ＤＬである。こ
れらの映像信号線ＤＬは、映像信号駆動回路で選択され
る。Ｙｉは第３図及び第７図に示す画素列Ｘｉを選択す
る走査信号線ＧＬである。 同様に、Ｙｉ＋１．Ｙｉ＋２．・・・の夫々は、画素列
Ｘ２．Ｘ３．・・・の夫々を選択する走査信号線ＧＬで
ある。これらの走査信号線ＧＬは、垂直走査回路に接続
されている。 （付加容量Ｃａｄｄの構造） 透明画素電極Ｅ１〜Ｅ３の夫々は、薄膜トランジスタＴ
ＰＴと接続される端部と反対側の端部において、隣りの
走査信号線ＧＬと重なるよう、Ｌ字状に屈折して形成さ
れている。この重ね合せは、第２Ｃ図からも明らかなよ
うに、透明画素電極Ｅ１〜Ｅ３の夫々を一方の電極ＰＬ
２とし、隣りの走査信号線ＯＬを他方の電極ＰＬＩとす
る保持容量素子（静電容量素子）Ｃａｄｄを構成する。 この保持容量素子Ｃａｄｄの誘電体膜は、薄膜トランジ
スタＴＰＴのゲート絶縁膜として使用される絶縁膜ＧＩ
と同一層で構成されている。 保持容量Ｃａｄｄは、第４図からも明らかなように、ゲ
ート線ＯＬの１層目ｇ１の幅を広げた部分に形成されて
いる。なお、ドレイン線ＤＬと交差する部分のＭｇ１は
ドレイン線との短絡の確率を小さくするため細くされて
いる。 保持容量素子Ｃａｄｄを構成するために重ね合わされる
透明画素電極Ｅ１〜Ｅ３の夫々と容量電極線（ｇｌ）と
の間の一部には、前記ソース電極ＳＤＩと同様に、段差
形状を乗り越える際に透明画素電極ＩＴ○１が断線しな
いように、第１導電膜ｄ１及び第２導電膜ｄ２で構成さ
れた島領域が設けられている。この島領域は、透明画素
電極ＩＴＯ１の面積（開口率）を低下しないように、で
きる限り小さく構成する。 （付加容量Ｃａｄｄの等価回路とその動作）第２Ａ図に
示される画素の等価回路を第９図に示す。第９図におい
て、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電極ＧＴ
及びソース電極ＳＤＩ間に形成される寄生容量である。 寄生容量Ｃｇｓの誘電体膜は絶縁膜ＧＩである。Ｃｐｉ
ｘは透明画素電極ＩＴＯＩ（ＰＩＸ）及び共通透明画素
電極ＩＴ○２（ＣＯＭ）間で形成される液晶容量である
。液晶容量Ｃｐｉｘの誘電体膜は液晶ＬＣ１保護膜ｐｓ
ｖ１及び配向膜０ＲＩＩ、○Ｒｒ２である。Ｖｌｃは中
点電位である。 前記保持容量素子Ｃａｄｄは、ＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖｉａに対するゲー
ト電位変化ΔＶｇの影響を低減するように働く、この様
子を式で表すと ΔＶ　ｌｃ＝　（（Ｃｇｓ／　（Ｃｇｓ＋Ｃａｄｄ＋Ｃ
ｐｉｘ））　ＸΔＶｇとなる。ここでΔＶｌｃはΔＶｇ
による中点電位の変化分を表わす。この変化分ΔＶｌｃ
は液晶に加わる直流成分の原因となるが、保持容量Ｃａ
ｄｄを大きくすればする程その値を小さくすることがで
きる。 また、保持容量Ｃａｄｄは放電時間を長くする作用もあ
り、ＴＰＴがオフした後の映像情報を長く蓄積する。液
晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命
を向上し、液晶表示画面の切り替え時に前の画像が残る
所謂焼き付きを低減することができる。 前述したように、ゲート電極ＧＴは半導体層ＡＳを完全
に覆うよう大きくされている分、ソース・ドレイン電極
ＳＤ１、ＳＤ２とのオーバラップ面積が増え、従って寄
生容ＪｉＣｇｓが大きくなり中点電位Ｖｌｃはゲート（
走査）信号Ｖｇの影響を受は易くなるという逆効果が生
じる。しかし、保持容量Ｃａｄｄを設けることによりこ
のデメリットも解消することができる。 前記保持容量素子Ｃａｄｄの保持容量は、画素の書込特
性から、液晶容量Ｃｐｉｘに対して４〜８倍（４・Ｃｐ
ｉｘ＜Ｃａｄｄ＜８・Ｃｐｉｘ）、重ね合せ容量Ｃｇｓ
に対して８〜３２倍（８・Ｃｇｓ＜　Ｃａｄｄ＜　３２
・Ｃｇｓ）程度の値に設定する。 （付加容量Ｃａｄｄ電極線の結線方法）容量電極線とし
てのみ使用される最終段の走査信号線ＧＬ（又は初段の
走査信号線ＧＬ）は、第８図に示すように、共通透明画
素電極（Ｖｃｏｍ）ＩｒＯ２に接続する。共通透明画素
電極ＩＴＯ２は。 第２Ｂ図に示すように、液晶表示装置の周縁部において
銀ペースト材ＳＬによって外部引出配線に接続されてい
る。しかも、この外部引出配線の一部の導電Ｍ（ｇｌ及
びｇ２）は走査信号線ＧＬと同一製造工程で構成されて
いる。この結果、最終段の容量電極！ＧＬは、共通透明
画素電極ＩＴＯ２に簡単に接続することができる。 又は、第８図の点線で示すように、最終段（初段）の容
量電極線ＯＬを初段（最終段）の走査信号線ＧＬに接続
しても良い。なお、この接続は液晶表示部内の内部配線
或は外部引出配線によって行うことができる。 （付加容量Ｃａｄｄ走査信号による直流分相殺）本液晶
表示装置は、先に本願出願人によって出願された特願昭
６２−９５１２５号に記載される直流相殺方式（ＤＣキ
ャンセル方式）に基づき、第１０図（タイムチャート）
に示すように、走査信号線ＤＬの駆動電圧を制御するこ
とによってさらに液晶ＬＣに加わる直流成分を低減する
ことができる。第１Ｏ図において、Ｖｉは任意の走査信
号線ＧＬの駆動電圧、Ｖｉ＋１はその次段の走査信号線
ＧＬの駆動電圧である。Ｖｅｅは走査信号ｍＧＬに印加
されるロウレベルの駆動電圧Ｖｄｍ１ｎ、Ｖｄｄは走査
信号線ＧＬに印加されるハイレベルの駆動電圧Ｖｄｍａ
ｘである。各時刻ｔ＝１１〜ｔ、における中点電位Ｖｌ
ｃ（第９図参照）の電圧変化分△Ｖ工〜Δｖ４は次のよ
うになる。 １＝１１：ΔＶ、＝−（Ｃｇｓ／Ｃ）・Ｖ２１＝１２：
ΔＶ、＝＋（Ｃｇｓ／Ｃ）（Ｖ１＋ｖ２）−（Ｃａｄｄ
／　Ｃ）・Ｖ　２ １　＝　１．　：ΔＶａ　＝（Ｃｇｓ／　Ｃ）・Ｖ　１
　＋　（Ｃａｄｄ／Ｃ）・（Ｖ１＋Ｖ２） １＝１４：ΔＶ４＝　　（Ｃａｄｄ／Ｃ）・Ｖｌだだし
、画素の合計の容量：Ｃ＝　Ｃｇｓ＋　Ｃｐｉｘ十ａｄ
ｄ ここで、走査信号線ＧＬに印加される駆動電圧が充分で
あれば（下記

【注］参照）、液晶ＬＣに加わる直流電圧
は、 ΔＶ、十ΔＶ４＝　（Ｃａｄｄ−Ｖ　２−　Ｃｇｓ−Ｖ
　ｌ　）／　Ｃとなるので、　Ｃａｄｄ−Ｖ　２　＝　
Ｃｇｓ−Ｖｉとすると、液晶ＬＣに加わる直流電圧はＯ
になる。 【注】時刻１．．１．で走査ｔＩＡｖｉの変化分が中点
電位Ｖｌｃに影響を及ぼすが、ｔ２〜ｔ、の期間に中点
電位Ｖ１ｃは信号ｍＸｉを通じて映像信号電位と同じ電
位にされる（映像信号の十分な書き込み）。 液晶にかかる電位はＴＰＴがオフした直後の電位でほぼ
決定される（ＴＰＴオフ期間がオン期間より圧倒的に長
い）。従って、液晶にかかる直流分の計算は、期間ｔ工
〜ｔ、はほぼ無視でき、ＴＰＴがオフ直後の電位、即ち
時刻ｔ３、ｔ４における過渡時の影響を考えれば良い。 なお、映像信号Ｖｉはフレーム毎、或はライン毎に極性
が反転し、映像信号そのものによる直流分は零とされて
いる。 つまり、直流相殺方式は、重ね合せ容量Ｃｇｓによる中
点電位Ｖｌｃの引き込みによる低下分を、保持容量素子
Ｃａｄｄ及び次段の走査信号線ＧＬ（容量電極線）に印
加される駆動電圧によって押し上げ、液晶ＬＣに加わる
直流成分を極めて小−さくすることができる。この結果
、液晶表示装置は液晶ＬＣの寿命を向上することができ
る。勿論、遮光効果を上げるためにゲートＧＴを大きく
した場合、それに伴って保持容量Ｃａｄｄの値を大きく
すれば良い。 以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。 例えば、カラーフィルタから成るスペーサ材は、上記実
施例の構成に限定されず、層数等、種々の構成が適用で
きる。 また、実施例ではゲート電極形成→ゲートｔｐ　ｉ膜形
成→半導体層形成→ソース・ドレイン電極形成の逆スタ
ガ構造を示したが、上下関係又は作る順番がそれと逆の
スタガ構造でも本発明は有効である。 〔発明の効果〕 以上説明したように、本発明によれば、スペーサ材によ
る光もれが生じず、点欠陥やコントラスト比の低下を防
止でき、液晶表示装置の表示品質を向上できる。

【図面の簡単な説明】

第工図（Ａ）、第１図（Ｂ）は、本発明の液晶表示装置
の断面構造例の概略断面図、 第２Ａ図は、本発明の実施例Ｉであるアクティブ・マト
リックス方式のカラー液晶表示装置の液晶表示部の一画
素を示す要部平面図、 第２Ｂ図は、前記第２Ａ図のＨＢ−ｎＢ切断線で切った
部分とシール部周辺部の断面図、第２Ｃ図は、第２Ａ図
のｎｃ−ｎｃ切断線における断面図、 第３図は、前記第２Ａ図に示す画素を複数配置した液晶
表示部の要部平面図、 第４図乃至第６図は、前記第２Ａ図に示す画素の所定の
層のみを描いた平面図、 第７図は、前記第３図に示す画素電極層とカラーフィル
タ層のみとを重ね合せた状態における要部平面図、 第８図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第９図は、第２
Ａ図に記載される画素の等価回路図、 第１０図は、直流相殺方式による走査信号線の開動電圧
を示すタイムチャート、 第１１図は、従来のスペーサ材を示す液晶表示部の概略
断面図である。 図中、ｓｐ・・・スペーサ材、ＳＵＢ・・・透明ガラス
基板、ＧＬ・・・走査信号線、ＤＬ・・・映像信号線、
Ｇ■・・・絶縁膜、ＧＴ・・・ゲート電極、ＡＳ・・・
ｉ型半導体層、ＳＤ・・・ソース電極又はドレイン電極
、ＰＳＶ・・・保護膜、ＬＳ・・・遮光膜、ＬＣ・・・
液晶、ＴＰＴ・・・薄膜トランジスタ、ＩＴＯ・・・透
明電極、　ｇ＋　ｄ・・・導電膜、Ｃａｄｄ・・・保持
容量素子、Ｃｇｓ・・・重ね合せ容量、Ｃｐｉｘ・・・
液晶容量である（英文字の後の数字の添字は省酩）。

Claims (1)

【特許請求の範囲】
1. １、カラーフィルタが形成された第１の透明基板と、第
   ２の透明基板と、上記第１の透明基板と上記第２の透明
   基板との間に封入された液晶と、上記両基板間の厚みを
   一定にするためのスペーサ材とを具備し、かつ上記スペ
   ーサ材が上記カラーフィルタ形成材料により構成されて
   いることを特徴とする液晶表示装置。