JPH0360512A - ディジタルイコライザ - Google Patents
ディジタルイコライザInfo
- Publication number
- JPH0360512A JPH0360512A JP19714489A JP19714489A JPH0360512A JP H0360512 A JPH0360512 A JP H0360512A JP 19714489 A JP19714489 A JP 19714489A JP 19714489 A JP19714489 A JP 19714489A JP H0360512 A JPH0360512 A JP H0360512A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- digital
- memory
- signal processing
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 16
- 125000002015 acyclic group Chemical group 0.000 claims description 13
- 235000019800 disodium phosphate Nutrition 0.000 abstract description 13
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１例えば、ディジタルオーディオ信号を、所定
の周波数特性にイコライズするグラフィックイコライザ
、パラメトリックイコライザ等のディジタルイコライザ
に関する。
の周波数特性にイコライズするグラフィックイコライザ
、パラメトリックイコライザ等のディジタルイコライザ
に関する。
従来、オーディオ信号を所望の周波数特性にイコライズ
する場合、アナログ的な処理が行なわれていた。しかし
ながら、最近、ディジタルオーディオ機器の普及に伴い
、ディジタル的に処理する装置が増加してきた。
する場合、アナログ的な処理が行なわれていた。しかし
ながら、最近、ディジタルオーディオ機器の普及に伴い
、ディジタル的に処理する装置が増加してきた。
オーディオ信号をディジタル的にイコライズする場合、
音質の劣化が少ないところから、巡回型（ＩＩＲ）ディ
ジタルフィルタではなく、直線位相の非巡回型（ＦＩＲ
）ディジタルフィルタが用いられることが多くなってき
た。
音質の劣化が少ないところから、巡回型（ＩＩＲ）ディ
ジタルフィルタではなく、直線位相の非巡回型（ＦＩＲ
）ディジタルフィルタが用いられることが多くなってき
た。
第３図は、非巡回型（ＦＩＲ）ディジタルフィルタの一
例の構成を示すブロック図である。
例の構成を示すブロック図である。
同図において、１１乃至ｉｎは、入力信号Ｘ（ｎ）を１
サンプリングクロック分だけ遅延して、後段に順次出力
する遅延回路、２１乃至２ｎは、入力された信号に所定
の係数ｈ（０）乃至ｈ（ｎ −１）を乗算する乗算器、
３は乗算器２１乃至２ｎの出力を加算して出力信号ｙ（
ｎ）を出力する加算器である。
サンプリングクロック分だけ遅延して、後段に順次出力
する遅延回路、２１乃至２ｎは、入力された信号に所定
の係数ｈ（０）乃至ｈ（ｎ −１）を乗算する乗算器、
３は乗算器２１乃至２ｎの出力を加算して出力信号ｙ（
ｎ）を出力する加算器である。
この非巡回型ディジタルフィルタはｎ段とされているが
１例えば、充分に低い周波数帯域を所望の特性にイコラ
イズするためには、その次数（段数）を相当に大きくす
る必要がある。
１例えば、充分に低い周波数帯域を所望の特性にイコラ
イズするためには、その次数（段数）を相当に大きくす
る必要がある。
非巡回型ディジタルフィルタを構成するのに、ディジタ
ル信号処理回路（ＤＳＰ） １個だけでは所望の周波数
特性を得るには次数が不足する場合、複数個のＤＳＰが
継続接続される。
ル信号処理回路（ＤＳＰ） １個だけでは所望の周波数
特性を得るには次数が不足する場合、複数個のＤＳＰが
継続接続される。
第４図は、このようにして、複数個のＤＳＰを用いてデ
ィジタルイコライザを構成した場合における、従来の一
例の構成を示すブロック図である。
ィジタルイコライザを構成した場合における、従来の一
例の構成を示すブロック図である。
同図において、５１乃至５ｍは、縦続接続されたＤＳＰ
であり、その各々は、第５図に示すような、遅延回路６
１乃至６Ｍ、乗算器７１乃至７（Ｍ＋ｌ）、加算器８１
からなる構成の非巡回型ディジタルフィルタの一部をな
し、全体として、第３図に示すような工つの非巡回型デ
ィジタルフィルタを構成している。４１は、ＤＳＰ５１
乃至５ｍにおいて用いられる係数が予め記憶されている
ＲＯＭ、４２は、例えばマイクロコンピュータ等よりな
る転送手段である。
であり、その各々は、第５図に示すような、遅延回路６
１乃至６Ｍ、乗算器７１乃至７（Ｍ＋ｌ）、加算器８１
からなる構成の非巡回型ディジタルフィルタの一部をな
し、全体として、第３図に示すような工つの非巡回型デ
ィジタルフィルタを構成している。４１は、ＤＳＰ５１
乃至５ｍにおいて用いられる係数が予め記憶されている
ＲＯＭ、４２は、例えばマイクロコンピュータ等よりな
る転送手段である。
転送手段４２は、非巡回型ディジタルフィルタの処理に
必要な一連の係数をＲＯＭ４１から分割して読み出し、
必要に応じてその内容に適当な演算を施したり、並べ替
えを行なったりして、各ＤＳＰ５１乃至５ｍに順次供給
する。各ＤＳＰ５１乃至５ｍは、供給された係数に対応
して入力信号を処理し、順次次段に出力する。これによ
り、最終段のＤＳＰ５ｍから、所望の周波数特性にイコ
ライズされた信号が出力される。
必要な一連の係数をＲＯＭ４１から分割して読み出し、
必要に応じてその内容に適当な演算を施したり、並べ替
えを行なったりして、各ＤＳＰ５１乃至５ｍに順次供給
する。各ＤＳＰ５１乃至５ｍは、供給された係数に対応
して入力信号を処理し、順次次段に出力する。これによ
り、最終段のＤＳＰ５ｍから、所望の周波数特性にイコ
ライズされた信号が出力される。
このように、従来のディジタルイコライザは。
ＲＯＭ４１に記憶されている内容を、マイクロコンピュ
ータ等よりなる転送手段４２により必要な演算処理を加
えながら、ＤＳＰ５１乃至５ｍに転送するようにしてい
るので、転送するのに時間がかがる欠点があった。
ータ等よりなる転送手段４２により必要な演算処理を加
えながら、ＤＳＰ５１乃至５ｍに転送するようにしてい
るので、転送するのに時間がかがる欠点があった。
その結果、連続して入力されるオーディオ信号を、イコ
ライズして出力しているとき、そのイコライズ特性を変
更、調整すると、新たな係数を転送する必要があるため
、転送が終了するまでの間に発生する雑音や、音切れが
問題になることがあった。
ライズして出力しているとき、そのイコライズ特性を変
更、調整すると、新たな係数を転送する必要があるため
、転送が終了するまでの間に発生する雑音や、音切れが
問題になることがあった。
本発明は、このような状況に鑑みてなされたもので、転
送時間を短くし、雑音や音切れの時間を極力少くするも
のである。
送時間を短くし、雑音や音切れの時間を極力少くするも
のである。
本発明のディジタルイコライザは、非巡回型ディジタル
フィルタを構成する、縦続接続された複数個のディジタ
ル信号処理回路と、非巡回型ディジタルフィルタの係数
又はディジタル信号処理回路のプログラムコードを記憶
する第１のメモリと、ディジタル信号処理回路に対応す
る数の、総合した容量が、係数又はプログラムコードの
語数以上の容量となる第２のメモリと、第１のメモリの
内容を第２のメモリに転送する第１の転送手段と。
フィルタを構成する、縦続接続された複数個のディジタ
ル信号処理回路と、非巡回型ディジタルフィルタの係数
又はディジタル信号処理回路のプログラムコードを記憶
する第１のメモリと、ディジタル信号処理回路に対応す
る数の、総合した容量が、係数又はプログラムコードの
語数以上の容量となる第２のメモリと、第１のメモリの
内容を第２のメモリに転送する第１の転送手段と。
第２のメモリの内容を、対応するディジタル信号処理回
路に転送する第２の転送手段とを備える。
路に転送する第２の転送手段とを備える。
上記構成のディジタルイコライザにおいては、例えば、
マイクロコンピュータ等よりなる第１の転送手段により
、第１のメモリの内容が一旦第２のメモリに転送される
。そして、第２の転送手段により、第２のメモリからデ
ィジタル信号処理回路に転送される。
マイクロコンピュータ等よりなる第１の転送手段により
、第１のメモリの内容が一旦第２のメモリに転送される
。そして、第２の転送手段により、第２のメモリからデ
ィジタル信号処理回路に転送される。
従って５第２の転送手段として、例えばＤＭＡコントロ
ーラ等を用いることができ、転送時間を短縮することが
できる。
ーラ等を用いることができ、転送時間を短縮することが
できる。
〔実施例〕
第１図は、本発明のディジタルイコライザの一実施例の
構成を示すブロック図であり、従来における場合と対応
する要件には同一の符号を付しである。
構成を示すブロック図であり、従来における場合と対応
する要件には同一の符号を付しである。
第１図において、６１は、例えば、マイクロコンピュー
タ等よりなる第１の転送手段である。７１乃至７ｍは、
ＤＳＰ５１乃至５ｍに対応して設けられたＲＡＭであり
、第１の転送手段６１によりＲＯＭ４１より読み出され
た内容が記憶される。８は、例えばＤＭＡコントローラ
等よりなる第２の転送手段であり、ＲＡＭ７１乃至７ｍ
の内容を、対応するＤＳＰ５１乃至５ｍに、順次転送す
る。
タ等よりなる第１の転送手段である。７１乃至７ｍは、
ＤＳＰ５１乃至５ｍに対応して設けられたＲＡＭであり
、第１の転送手段６１によりＲＯＭ４１より読み出され
た内容が記憶される。８は、例えばＤＭＡコントローラ
等よりなる第２の転送手段であり、ＲＡＭ７１乃至７ｍ
の内容を、対応するＤＳＰ５１乃至５ｍに、順次転送す
る。
次に、その動作を説明する。
第１の転送手段６１は、ＲＯＭ４１に記憶されているＤ
ＳＰ５１乃至５ｍに対応する係数を読み出し、各ＤＳＰ
にそのまま転送できる形に整えるために必要な演算処理
を加えた上で、各ＤＳＰ５１乃至５ｍに対応するＲＡＭ
７１乃至７ｍに記憶させる。ＲＡＭＴｌ乃至７ｍに記憶
された内容は、第２の転送手段８により、対応するＤＳ
Ｐ５１乃至５ｍに、順次転送される。
ＳＰ５１乃至５ｍに対応する係数を読み出し、各ＤＳＰ
にそのまま転送できる形に整えるために必要な演算処理
を加えた上で、各ＤＳＰ５１乃至５ｍに対応するＲＡＭ
７１乃至７ｍに記憶させる。ＲＡＭＴｌ乃至７ｍに記憶
された内容は、第２の転送手段８により、対応するＤＳ
Ｐ５１乃至５ｍに、順次転送される。
ＤＳＰ５１乃至５ｍは、転送されてきた係数に従って、
入力されたオーディオ信号を積和演算し、順次次段に出
力する。これにより、最終段のＤＳＰ５ｍから、最終的
に所望の周波数特性にイコライズされた信号が出力され
る。
入力されたオーディオ信号を積和演算し、順次次段に出
力する。これにより、最終段のＤＳＰ５ｍから、最終的
に所望の周波数特性にイコライズされた信号が出力され
る。
第１の転送手段６１としてはマイクロコンピュータ等が
用いられるが、第２の転送手段８として。
用いられるが、第２の転送手段８として。
ＤＭＡコントローラ等の単純で、高速な手段が用いられ
る。従って、ＲＯＭ４１からＲＡＭ７１乃至７ｍへの転
送には、従来の場合と同様の時間を要するが、ＲＡＭ７
１乃至７ｍからＤＳＰ５１乃至５ｍへの転送は、短時間
で行なうことができる。実際に雑音や音切れが発生する
のは、ＲＡＭ７１乃至７ｍからＤＳＰ５１乃至５ｍへの
転送の間であるから、マイクロコンピュータ等により、
ＲＯＭ４１からＤＳＰ５１乃至５ｍに直接転送する場
合に較べ、転送時間を短かくすることができる。
る。従って、ＲＯＭ４１からＲＡＭ７１乃至７ｍへの転
送には、従来の場合と同様の時間を要するが、ＲＡＭ７
１乃至７ｍからＤＳＰ５１乃至５ｍへの転送は、短時間
で行なうことができる。実際に雑音や音切れが発生する
のは、ＲＡＭ７１乃至７ｍからＤＳＰ５１乃至５ｍへの
転送の間であるから、マイクロコンピュータ等により、
ＲＯＭ４１からＤＳＰ５１乃至５ｍに直接転送する場
合に較べ、転送時間を短かくすることができる。
第２図は、本発明のディジタルイコライザの他の実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
この実施例においては、第１図の実施例における第２の
転送手段８が、第２の転送手段８１乃至８ｍとして、Ｄ
ＳＰ５１乃至５ｍ並びにＲＡＭ７１乃至７ｍに対応して
、複数個（ｍ個）設けられている。
転送手段８が、第２の転送手段８１乃至８ｍとして、Ｄ
ＳＰ５１乃至５ｍ並びにＲＡＭ７１乃至７ｍに対応して
、複数個（ｍ個）設けられている。
その他の構成は第１図における場合と同様である。
第２図の実施例においては、ＲＡＭ７１乃至７ｍからＤ
ＳＰ５１乃至５ｍに、並列的に係数を転送することがで
きる。従って、転送時間をより短くすることか可能にな
る。
ＳＰ５１乃至５ｍに、並列的に係数を転送することがで
きる。従って、転送時間をより短くすることか可能にな
る。
以上においては、ＲＯＭ４１に非巡回型ディジタルフィ
ルタの係数が記憶されるものとしたが、非巡回型ディジ
タルフィルタを実現するＤＳＰ５１乃至５ｍのプログラ
ムコードが記憶されている場合も、同様に本発明の適用
が可能である。
ルタの係数が記憶されるものとしたが、非巡回型ディジ
タルフィルタを実現するＤＳＰ５１乃至５ｍのプログラ
ムコードが記憶されている場合も、同様に本発明の適用
が可能である。
また、以上においては、ＲＡＭ７１乃至７ｍは必ずしも
個別のＲＡＭである必要はなく、例えば１つの大容量Ｒ
ＡＭを、ＤＳＰ５１乃至５ｍに対応する複数のブロック
に分割して使用しても良いことは明らかである。
個別のＲＡＭである必要はなく、例えば１つの大容量Ｒ
ＡＭを、ＤＳＰ５１乃至５ｍに対応する複数のブロック
に分割して使用しても良いことは明らかである。
以上のように、本発明のディジタルイコライザによれば
、第１のメモリの内容を第１の転送手段により第２のメ
モリに転送し、第２のメモリの内容を第２の転送手段に
よりディジタル信号処理回路に転送するようにしたので
、第２の転送手段として高速動作するものを用いること
が可能となり、第１のメモリからディジタル信号処理回
路に対する転送時間を短くすることができる。
、第１のメモリの内容を第１の転送手段により第２のメ
モリに転送し、第２のメモリの内容を第２の転送手段に
よりディジタル信号処理回路に転送するようにしたので
、第２の転送手段として高速動作するものを用いること
が可能となり、第１のメモリからディジタル信号処理回
路に対する転送時間を短くすることができる。
従って、特に低い周波数の信号のイコライズ特性変更時
に、雑音や音切れの発生する時間を非常に短かくするこ
とが可能になる。
に、雑音や音切れの発生する時間を非常に短かくするこ
とが可能になる。
第１図は本発明のディジタルイコライザの一実施例の構
成を示すブロック図、第２図は本発明のディジタルイコ
ライザの他の実施例の構成を示すブロック図、第３図は
非巡回型ディジタルフィルタの一例の構成を示すブロッ
ク図、第４図は従来のディジタルイコライザの一例の構
成を示すブロック図、第５図は分割された非巡回型ディ
ジタルフィルタの一部の一例の構成を示すブロック図で
ある。 １１乃至ｉｎ・・・遅延回路、２１乃至２ｎ・・・乗算
器、３・・・加算器、４１・・・ＲＯＭ、４２・・・転
送手段、５１乃至５ｎ・・・ディジタル信号処理回路、
６１・・・第１の転送手段、７１乃至７ ｍ −ＲＡＭ
、 ８．８１乃至８ｍ・・・第２の転送手段。
成を示すブロック図、第２図は本発明のディジタルイコ
ライザの他の実施例の構成を示すブロック図、第３図は
非巡回型ディジタルフィルタの一例の構成を示すブロッ
ク図、第４図は従来のディジタルイコライザの一例の構
成を示すブロック図、第５図は分割された非巡回型ディ
ジタルフィルタの一部の一例の構成を示すブロック図で
ある。 １１乃至ｉｎ・・・遅延回路、２１乃至２ｎ・・・乗算
器、３・・・加算器、４１・・・ＲＯＭ、４２・・・転
送手段、５１乃至５ｎ・・・ディジタル信号処理回路、
６１・・・第１の転送手段、７１乃至７ ｍ −ＲＡＭ
、 ８．８１乃至８ｍ・・・第２の転送手段。
Claims (1)
- 【特許請求の範囲】 非巡回型ディジタルフィルタを構成する、縦続接続さ
れた複数個のディジタル信号処理回路と、前記非巡回型
ディジタルフィルタの係数又は前記ディジタル信号処理
回路のプログラムコードを記憶する第１のメモリと、 前記ディジタル信号処理回路に対応する数の、総合した
容量が、前記係数又はプログラムコードの語数以上の容
量となる第２のメモリと、 前記第１のメモリの内容を前記第２のメモリに転送する
第１の転送手段と、 前記第２のメモリの内容を、対応する前記ディジタル信
号処理回路に転送する第２の転送手段とを備えるディジ
タルイコライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19714489A JPH0360512A (ja) | 1989-07-28 | 1989-07-28 | ディジタルイコライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19714489A JPH0360512A (ja) | 1989-07-28 | 1989-07-28 | ディジタルイコライザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0360512A true JPH0360512A (ja) | 1991-03-15 |
Family
ID=16369491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19714489A Pending JPH0360512A (ja) | 1989-07-28 | 1989-07-28 | ディジタルイコライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0360512A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847322A (ja) * | 1981-09-17 | 1983-03-19 | Nec Corp | デジタルフイルタ |
| JPS61224511A (ja) * | 1985-03-28 | 1986-10-06 | Sony Corp | デイジタルフイルタ装置 |
| JPH01176113A (ja) * | 1987-12-29 | 1989-07-12 | Sony Corp | ディジタル信号処理装置 |
-
1989
- 1989-07-28 JP JP19714489A patent/JPH0360512A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847322A (ja) * | 1981-09-17 | 1983-03-19 | Nec Corp | デジタルフイルタ |
| JPS61224511A (ja) * | 1985-03-28 | 1986-10-06 | Sony Corp | デイジタルフイルタ装置 |
| JPH01176113A (ja) * | 1987-12-29 | 1989-07-12 | Sony Corp | ディジタル信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210806A (en) | Digital audio signal processing apparatus | |
| US4450533A (en) | Distributed arithmetic digital processing circuit | |
| US4817025A (en) | Digital filter | |
| US5103416A (en) | Programmable digital filter | |
| JPH0435213A (ja) | フィルタ回路 | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| JPH048965B2 (ja) | ||
| US5477479A (en) | Multiplying system having multi-stages for processing a digital signal based on the Booth's algorithm | |
| JPH0360512A (ja) | ディジタルイコライザ | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| US5053984A (en) | Memory for programmable digital filter | |
| JP2558846B2 (ja) | デジタルフィルタバンク | |
| JPH0795671B2 (ja) | デイジタルフイルタ | |
| JPH0438005A (ja) | ディジタル信号処理回路 | |
| USRE37440E1 (en) | Memory for programmable digital filter | |
| JPH04185010A (ja) | ディジタルフィルタ | |
| JPH02149011A (ja) | サンプリング周波数変換装置 | |
| JPH04334111A (ja) | ディジタル・パラメトリック・イコライザ回路 | |
| JP2007267204A (ja) | フィルタ装置 | |
| JPH02194715A (ja) | ディジタル等化器 | |
| JPH0381326B2 (ja) | ||
| JPH0449708A (ja) | Ｆｉｒフィルタ回路 | |
| JPH1168517A (ja) | デジタルフィルタ | |
| JPS63217816A (ja) | デイジタルフイルタ | |
| JPH0666638B2 (ja) | デイジタルフイルタ |