JPH0362251A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、バスを共有使用する複数の装置を備えたシ
ステムに係り、特に装置間でバス争奪に関する調停（ア
ービトレーション）を行うためのバス制御方式に関する
。

（従来の技術） 複数の装置がバスによって相互接続されたシステムでは
、複数の装置が同時にバス取得要求（バス使用要求）を
出した場合に、どの装置がバスを使用するかを調停する
ことが必要となる。この調停方式としては、従来は次の
方式が一般的であった。即ち各装置に固定的に優先度を
与え（シャーシにおける実装スロット位置により装置の
優先度を決めるのが一般的）、複数の装置が同時に要求
を出した場合には、そのなかで最も優先度の高い装置が
バスを取得できるという方式である。

しかし、この方式では、高優先度の装置が次々にバス取
得要求を出すような場合には、低優先度の装置は長期間
に亙ってバスを取得できなくなるという欠点がある。

そこで、上記の欠点を解消するために、通常のバス取得
要求の他に、バス取得特権要求という概念を導入したバ
ス調停方式が提案されている。

この方式では、新たにバス取得特権要求信号線が１本用
意され、同信号線により各装置間がワイヤード・オア（
Ｗｉｒｅｄ−ＯＲ）で接続される。そして、バス取得要
求信号を出力したにも拘らず、ある−定期間（Ｔｋ　）
バスが爪得できなかった場合、その装置は今度はバス取
得特権要求信号を出力する。

このバス取得特権要求信号が出力されると、他のバス取
得特権要求信号を出力していない装置は、自身がバス取
得要求信号を出力しているならば、このバス取得要求信
号の出力を停止し、バス取得要求を取下げる。これによ
り、バス取得特権要求信号を出力した装置がバスを取得
できることになる。

以上のバス取得特権要求を用いたバス調停方式（特権リ
クエスト方式によるバス制御）では、少なくとも期間Ｔ
ｋの間に１回はバスを取得することかできるので、いつ
までたってもバスが取得できないということはない。し
かし、バス取得の機会は、装置間でやはりアンバランス
が生じる。

例えば、クロック同期式制御のバスにより複数の装置が
相互接続されたシステムにおいて、上記Ｔｋを１６７（
Ｔはクロックサイクル）に設定すると、２台の装置が連
続的に（毎サイクル）バス取得要求を出した場合、低優
先度の装置は１６Ｔの間にＩＴしかバスを取得できない
が、高優先度の装置は残りの全て、即ち１６Ｔの間に１
５７もバスを取得できてしまう。

（発明が解決しようとする課題） 上記したように、バスを共有する各装置にバス取得の優
先度を固定的に与える従来の方式ではバス取得特権要求
により低優先度の装置でもバスが取得可能な特権リクエ
スト方式を適用したとしても、低優先度の装置がバス取
得できる機会は高優先度の装置に比べて著しく少ないと
いう問題があった。

したがってこの発明の解決すべき課題は、バスを共有す
る各装置のバス取得の優先度が予め定められているシス
テムにおいて、上記各装置が公平にバスを取得できるよ
うにすることである。

［発明の構成］ （課題を解決するための手段） この発明は、クロック同期式制御のバスを共有し、バス
取得に関する優先度が予め定められた複数の装置のそれ
ぞれに、バス取得のためにバス取得要求信号を出力する
手段と、バス取得要求信号を出力してもバスが取得でき
ず、且つ他装置からバス取得特権要求信号が出力されて
ない場合に第１の状態から第２の状態に遷移し、バスが
取得できると第１の状態に復帰する状態保持手段と、こ
の状態保持手段が第２の状態にあり且つアクセス要求先
装置がビジー状態にない場合にバス取得特権要求信号を
出力する手段と、アクセス要求先装置がビジー状態にあ
る場合、並びに状態保持手段が第１の状態にあって且つ
他装置からバス取得特権要求信号が出力されている場合
には上記バス取得要求信号の出力を抑止する抑止手段と
を設け、上記各装置においては、自装置がバス取得要求
信号を出力しており、且つバス取得特権要求信号を出力
している装置が存在しない場合には、自装置より高優先
度の装置からバス取得要求信号が出力されていないとき
のみバスを取得し、自装置がバス取得要求信号を出力し
ており、且つバス取得特権要求信号を出力している装置
が存在する場合には、自装置がバス取得特権要求信号を
出力し、且つ自装置より高優先度の装置からバス取得特
権要求信号が出力されていないときのみバスを取得する
ことを特徴とするものである。

（作用） 上記の構成によれば、バスを共有する各装置は、バス取
得要求を出してもバスが取得できないと、他装置からバ
ス取得特権要求が出されておらず且つアクセス要求先装
置がビジーでないならば、状態保持手段の第１の状態か
ら第２の状態への遷移によりバス取得特権要求を出力し
、このバス取得特権要求出力状態において自装置より高
優先度の装置からバス取得特権要求が出力されていなけ
れば、バスを取得してアクセス要求先装置をアクセスす
ることができる。バス取得特権要求によりバスが取得で
きると状態保持手段が第１の状態に復帰し、バス取得特
権要求の出力は停止する。この結果、まだバス取得特権
要求出力状態にある装置が存在するならば、これらの装
置の中で最も高優先度の装置から、順にバスが取得され
る。この間は、即ちバス取得特権要求出力状態にある装
置が１つでも存在する間は、新たにバスを取得しようと
する装置はバス取得要求を出すことができない。したが
って、低優先度の装置でも、高優先度の装置と同等にバ
スを共有する゛ことができる。

（実施例） 第１図はこの発明を適用するシステムの一実施例を示す
ブロック構成図である。同図において、１１はクロック
同期式制御のバス、１２Ａ　、　１２Ｂ　。

１２Ｃ、１２０はバス１１によって相互接続され、同バ
ス１１を共有する装置である。バス１１には、装置１２
Ａ−１２Ｄによってアクセスされる（装置１２Ａ〜１２
Ｄのアクセス要求先となる）主メモリ装置ｉ！ＭＭおよ
び共有メモリ装置ＳＭが接続されている。第１図のシス
テムにおいて、装置１２Ａ−１２Ｄのバス取得に関する
優先度は、装置１２Ａが最も高く、以下、装置１２Ｂ　
、装置１２ｃ　、そして装置１２０の順であるものとす
る。ＲＥＱは装置１２Ａ〜１２Ｄのバス取得要求信号出
力、ＰＲＥＱは装置１２Ａ−１２Ｄのバス取得特権要求
信号入出力であり、低レベルで真である。０ＲＥＱＩ、
０ＲＥＱ２，０ＲＥＱ３は装置１２Ａ−１２Ｄのバス取
得要求信号（ＲＥＱ）人力であり、低レベルで真である
。０ＲＥＱＩは自装置よりバス優先度が１つ上位の装置
からの、０ＲＥＱ２は２つ上位の装置からの、そして０
ＲＥＱ３は３つ上位の装置からの、バス取得要求信号人
力である。ここで、０ＲＥＱｉ（ｉ−１〜３）に対応す
る高優先度の装置が存在しない場合、０ＲＥＱ　ｉは固
定的に偽（高レベル）に設定される。またＭ　Ｍ　Ｂ　
Ｙは主メモリ装置ＭＭの、Ｓ　Ｍ　Ｂ　Ｙは共有メモリ
装置ＳＭの、それぞれビジー信号（アクセス要求を受付
けられないことを示す信号）である。

１３は装置１２Ａからのバス取得要求信号（ＲＥ　Ｑ）
を装置１２Ｂ　−１２Ｄ　　（の０ＲＥＱ１〜０ＲＥＱ
３人力）に伝達するためのバス取得要求信号線、１４は
装置１２Ｂからのバス取得要求信号（ＲＥＱ）を装置１
２Ｃ、１２Ｄ　　（の０ＲＥＱＩ。

０ＲＥＱ２）に伝達するためのバス取得要求信号線、１
５は装置１２Ｃからのバス取得要求信号（ＲＥＱ）を装
置１２Ｄ（の０ＲＥＱ１）に伝達するためのバス取得要
求信号線である。１６は装置０ＲＥＱ３人力をインアク
イブに設定するための信号線、１７は装置１２Ａ−１２
Ｄ相互間のバス取得特権要求信号ＰＲＥＱの伝達に供さ
れるバス取得特権要求信号線である。装置１２Ａ−１２
ＤのＰＲＥＱ出力はオープンコレクタ出力であり、信号
線１７により互いにワイヤード・オア（Ｗｉｒｅｄ−Ｏ
Ｒ）されている。信号線１３〜Ｌ７は、プルアップ抵抗
Ｒを介して電源電圧−１−Ｖによりプルアップされてい
る。１８は主メモリ装置ＭＭからのビジー信号ＭＭＢＹ
を装置１２Ａ〜１２０に伝達するためのビジー通知信号
線、１９は共有メモリ装置ＳＭからのビジー信号ＳＭＢ
Ｙを装置１２Ａ〜１２Ｄに伝達するためのビジー通知信
号線である。

第１図の装置１２Ａ−Ｌ２Ｄは、同装置１２Ａ〜１２Ｄ
相互間でバス１１の取得に関する制御（バス調停）を行
う例えば同一構成の、バス取得制御回路を有している。

このバス取得制御回路の構成を第２図に示す。同図にお
いて、２１は０ＲＥＱＩ〜０ＲＥＱ３の各入力が偽（高
レベル）の場合に、自装置内でバス取得要求状態が発生
したことを示すバス取得要求状態信号８１（高レベルで
真）が真あることを検出してバス取得可を示すバス取得
許可信号３２（高レベルで真）を出力するためのアンド
ゲート、２２は自装置を除くいずれかの装置からバス取
得特権要求信号ＰＲＥＱが出力されていることを示す信
号３３（低レベルで真）が偽の場合に、バス取得要求状
態信号３１が真であることを検出して有効な（低レベル
の）バス取得要求信号ＲＥＱを出力するためのナントゲ
ートである。２３はバス取得許可信号３２のレベルを反
転するインバータ、２４は信号３１が真で信号３２．３
１が偽であることを検出するためのアンドゲートである
。

２５はアンドゲート２４の出力信号をＪ入力、バス取得
許可信号３２をに入力、バスクロック信号ＣＬＫをクロ
ック人力とするバス取得特権要求用のＪＫフリップフロ
ップ（以下、バス取得特権要求Ｆ／Ｆと称する）２６は
バス取得特権要求Ｆ　／　Ｆ　２５のＱ出力信号および
バス取得要求状態信号３１が共に高レベルであることを
検出して有効な（低レベルの）バス取得特権要求信号Ｐ
ＲＥＱを出力するオープンコレクタ出力のナントゲート
である。ナンドゲー）２Ｂの出力は自装置のＰＲＥＱ入
出力と接続される。２７はＰＲＥＱ入出力の信号状態の
レベルを反転するインバータ、２８はインバータ２７の
出力信号およびバス取得特権要求Ｆ／Ｆ２５の０出力信
号が共に高レベルであること、即ち自装置を除くいずれ
かの装置からバス取得特権要求信号ＰＲＥＱが出力され
ていることを検出して有効な（低レベルの）信号３３を
出力するナンドゲ−１，２９はアンド・オアゲートであ
る。アンド・オアゲート２９は自装置内で主メモリ装置
ＭＭに対するアクセス要求が発生していることを示すア
クセス要求信号（以下、ＭＭアクセス要求信号と称する
）３４および主メモリ装置ＭＭからのビジー信号ＭＭＢ
Ｙが供給されるアンドゲート２９−１と、自装置内で共
有メモリ装置ＳＭに対するアクセス要求が発生している
ことを示すアクセス要求信号（以下、ＳＭアクセス要求
信号と称する）３５と共有メモリ装置ＳＭからのビジー
信号ＳＭＢＹが供。

給されるアンドゲート２９−２と、アンドゲート２９−
１゜２９−２の出力信号をＯＲしてバス取得要求状態信
号３１を出力するオアゲー）　２９−３とから成る。

次に、この発明の一実施例の動作を、バス１１を共有す
る全ての装ｆｉ！１２Ａ−１２Ｄにおいて同時に且つ連
続してバス取得要求が発生した場合を例に、第３図のタ
イミングチャートを参照して説明する。

まず、サイクルＴＩにおいて、装置１２Ａ〜１２０で主
メモリ装置ＭＭまたは共有メモリ装置ＳＭに対するアク
セス要求が発生し、ＭＭアクセス要求信号３４また（ｔ
　Ｓ　Ｍアクセス要求信号３５が真（高レベル）となっ
たものとする。このとき、主メモリ装置ＭＭおよび共有
メモリ装置ＳＭはビジー状態になく、したがってビジー
通知信号線１８上のビジー信号ＭＭＢＹおよびビジー通
知信号線１９上のビジー信号ＳＭＢＹは偽（高レベル）
となっているものとする。

装置１２Ａ−１２０がそれぞれ有する第２図のバス取得
制御回路に設けられたアンド・オアゲート２９内のアン
ドゲート２９−１は、ＭＭアクセス要求信号３４が真で
ビジー信号ＭＭＢＹが偽の場合だけ高レベルの信号を出
力する。またアンド・オアゲート２９内のアンドゲート
２９−２はＳＭアクセス要求信号３５が真でビジー信号
ＳＭＢＹが偽の場合だけ高レベルの信号を出力する。ア
ンド・オアゲート２９内のオアゲート２９−３は、アン
ドゲート２９−１．２９−２の再出力信号をＯＲ（オア
）してバス取得要求状態信号３１を出力する。したがっ
て上記サイクルＴｌにおいては、全ての装置１２Ａ〜１
２Ｄのバス取得制御回路のアンド・オアゲート２９（内
のオアゲート２９−３）から高レベルの（即ち有効な）
バス取要求状態信号３１が出力される。このとき装置１
２Ａ〜１２Ｄはいずれもバス取得特権要求状態にないも
のとすると、信号線１７上のバス取得特権要求信号得Ｐ
ＲＥＱは高レベル（偽）であり、したがって装置１２Ａ
−１２Ｄのバス取得制御回路内のナントゲート２８の出
力信号３３も高レベルとなっている。なお、ナントゲー
ト２８の出力信号３３は、バス取得特権要求Ｆ　／　Ｆ
　２５がリセット状態にあり（即ち自装置がバス取得特
権要求状態になく）、且つ信号線１７上のバス取得特権
要求信号ＰＲＥＱが低レベル（真）である場合だけ、即
ち自装置を除くいずれかの装置がバス取得特権要求状態
にあってバス得特隠要求信号ＰＲＥＱが低レベルとなっ
ている場合だけ、低レベルとなる。ナントゲート２８の
出力信号３３はバス取得要求状態信号３１と共にナント
ゲート２２に供給される。ナントゲート２２は、バス取
得要求状態信号３１およびナントゲート２Ｂの出力信号
が共に高レベルにある場合だけ、低レベルの（有効な）
バス取得要求信号ＲＥＱを出力する。

したがって本実施例では、サイクルＴｌにおいて、全て
の装置１２Ａ−１２Ｄのバス制御回路内のナントゲート
２２から低レベルのバス取得要求信号ＲＥＱが出力され
る。

装置１２Ａからのバス取得要求信号ＲＥＱは、同装置１
２Ａより低優先度の装置１２Ｂの０ＲＥＱ１人力、装置
１２ｃの０ＲＥＱ２人力および装置１２Ｄの０ＲＥＱ３
人力に、バス取得要求信号線１３を介してそれぞれ伝達
される。また装置１２Ｂからのバス取得要求信号ＲＥＱ
は、同装置１２Ｂより低優先度の装置１２ｃのＯＲ，Ｅ
　Ｑ　１人力および装置１２Ｄの０ＲＥＱ２人力にバス
取得要求信号線１４を介してそれぞれ伝達され、装置１
２ｃからのバス取得要求信号ＲＥＱは、同装置１２ｃよ
り低優先度の装置１２０の０ＲＥＱ１人力にバス取得要
求信号線１５を介して伝達される。また装置１２Ａの０
ＲＥＱ１〜入力は信号線１Ｂによって固定的に高レベル
（バス取得要求信号ＲＥＱの入力が無いことを示す状態
）に設定される。装置１２Ａ〜１２Ｄのバス制御回路内
のアンドゲート２１の人力は、いずれも自装置の０ＲＥ
ＱＩ〜０ＲＥＱ３の各人力およびバス取得要求状態信号
３１と接続されている。アンドゲート２１は０ＲＥＱＩ
〜０ＲＥＱ３の各人力およびバス取得要求状態信号３１
が全て高レベルの場合だけ高レベルの（有効な）バス取
得許可信号３２を出力する。したがって、サイクルＴｌ
においては、装置１２Ａ〜１２Ｄのうち最も優先度の高
い装置１２Ａのアンドゲート２１からだけ高レベルのバ
ス取得許可信号３２が出力され、装置１２Ａがバス１１
を取得する。

これに対して、装置１２Ａより低優先度の装置１２Ｂ〜
１２Ｄのアンドゲート２１からのバス取得許可信号３２
は低レベルのままであり、装置１２Ｂ〜１２Ｄはバス１
１を取得できない。

さて、アンドゲート２１からのバス取得許可信号３２は
インバータ２３によってレベルを反転されてアンドゲー
ト２４に供給される。このアンドゲート２４には、バス
取得要求状態信号３１およびナントゲート２８の出力信
号３３も供給される。サイクルＴＩにおいてバスｌ、ｌ
を取得できなかった装置１２Ｂ〜１２０では、アンドゲ
ート２１からのバス取得許可信号３２は上記したように
低レベルである。この場合、装置１２Ｂ〜１２Ｄのアン
ドゲート２４の出力信号は、信号３１．３３が高レベル
であることから高レベルとなる。アンドゲート２４の出
力信号が高レベルとなると、バス取得特権要求Ｆ　／　
Ｆ　２５のＪ入力が高レベルとなり、次のサイクルＴ２
の開始時においてバス取得特権要求Ｆ　／　Ｆ　２５は
セットする。即ちバス取得特権要求Ｆ　／　Ｆ　２５は
、自装置がバス取得要求状態にあり（バス取得要求状態
信号３１が高レベル）、且つバス１１を取得できず（バ
ス取得許可信号８２が低レベル）、シかも自装置以外の
装置が有効なバス取得特権要求信号ＰＲＥＱを出力して
いない（ナントゲート２８の出力信号３３が高レベル）
ときにセットする。バス取得特権要求Ｆ　／　Ｆ　２５
がセットすると、バス取得要求状態信号３１が高レベル
である場合には、オープンコレクタ出力のナントゲート
２６から低レベルの（有効な）バス取得特権要求信号Ｐ
ＲＥＱが出力される。したがって本実施例では、サイク
ルＴｌでバス１ｉが取得できなかった装置１２Ｂ−１２
Ｄのバス取得特権要求Ｆ／Ｆ２５が次のサイクルＴ２に
おいてセットし、低レベルのバス取得特権要求ＰＲＥＱ
がバス取得特権要求信号線１７に出力される。これによ
り、バス取得特権要求信号線１７は低レベルとなる。な
お、バス取得特権要求Ｆ　／　Ｆ　２５がセットしても
、アクセス要求先装置（アクセス対象となる主メモリ装
置ＭＭまたは共有メモリ装置ＳＭ）がビジー状態にある
と、バス取得要求状態信号３１がアンド・オアゲート２
９によって偽（低レベル）に設定されることから、ナン
トゲート２６から有効なバス取得特権要求信号ＰＲＥＱ
は出力されない。

サイクルＴ２においてバス取得特権要求信号線１７（信
号ＰＲＥＱ）が低レベルとなると、装置１２Ａ−１２Ｄ
のうち、セット状態にないバス取得特権要求Ｆ　／　Ｆ
　２５を持つ（即ちバス取得特権要求状態にない）装置
１２Ａのナントゲート２Ｂの出力信号３３が低レベルと
なる。装置１２Ａにおいては、上記のように信号３３が
低レベルとなると、ナントゲート２２の出力であるバス
取得要求信号ＲＥＱが高レベル（偽）となる。即ちサイ
クルＴｌにおいてバス１１を取得できた装置１２Ａは、
バス取得要求状態にあっても、次のサイクルＴ２におい
て自装置を除くいずれかの装置から（低レベルの）バス
取得特権要求信号ＰＲＥＱが出力されると、有効なバス
取得要求信号ＲＥＱの出力を停止する。この結果、サイ
クルＴ２においては、有効なバス取得要求信号ＲＥＱの
出力状態にある装置１２Ｂ〜１２Ｃのうち優先度の最も
高い、即ち装置１２Ａの次に優先度の高い装置１２Ｂの
アンドゲート２１だけから有効なバス取得許可信号３２
が出力され、装置１２Ｂがバス１１を取得する。

さて、サイクルＴ２においては、装ｒｌ１２Ａはバス取
得要求信号ＲＥＱの出力停止状態にあるためにバス１１
を取得できず、装置１２Ａ内のバス取得許可信号３°２
は偽となっている。しかし、サイクルＴ２では、他の装
ｒＩｉ（ココテハ装ｆｉ１２Ｂ　−１２Ｄ　＞から有効
なバス取得特権要求信号ＰＲＥＱが出力されており、且
つ自装置（装置１２Ａ　’）はＰＲＥＱ出力状態にない
ため、装置１２Ａのナントゲート２８の出力信号３３は
高レベルとならず、したがって装置１２Ａのバス取得特
権要求Ｆ　／　Ｆ　２５は次のサイクルＴ３においても
セットしない。即ち、サイクルＴ１でバス１１を取得で
きた装置１２Ａは、次のサイクルＴ２において他の装置
の中にバス取得特権要求状態にある装置が存在するなら
ば、同サイクルＴ２でバス１１が取得できなくても、更
に次のサイクルＴ３でバス取得特権要求状態となること
はできない。

サイクルＴ２でバス１１を取得できた装置１２Ｂのバス
取得特権要求Ｆ　／　Ｆ　２５は、同装置１２Ｂのアン
ドゲート２１からの有効なバス取得許可信号３２により
次のサイクルＴ３でリセットされる。したがってサイク
ルＴ８においては、装置１２Ａ　、　１２Ｂのバス取得
特権要求Ｆ　／　Ｆ　２５がリセットされていることに
なる。一方、装置１２Ｇ　、　１２Ｄのバス取得特権要
求Ｆ　／　Ｆ　２５は依然としてセットされており、バ
ス取得特権要求信号線１７の状態（ＰＲＥＱ）は低レベ
ルのままである。この場合（サイクルＴ３では）、装置
１２Ａ　、　、１２Ｂのナントゲート２８の出力信号３
３は高レベルとならず、したがって装置１２Ａ　。

１２Ｂ　　（のナントゲート２２）は有効なバス取得要
求信号ＲＥＱを出力することはできない。このためサイ
クルＴ３では、（バス取得特権要求状態にあって）有効
なバス取得要求信号ＲＥＱを出力している装置１２Ｃ、
１２０のうち、優先度の高い方の装置１２Ｃのアントゲ
−）２１から有効なバス取得許可信号３２が出力され、
装ｆｆ１１２ｃがバス１１を取得する。

サイクルＴ３でバス１１を取得できｔ：装置１２ｃのバ
ス取得特権要求Ｆ　／　Ｆ　２５は、同装置１２ｃのア
ンドゲート２１からの有効なバス取得許可信号３２によ
り次のサイクルＴ４でリセットされる。したがってサイ
クルＴ４においては、装置１２Ａ−１２０のバス取得特
権要求Ｆ　／　Ｆ　２５がリセットされていることにな
る。一方、装置Ｌ２Ｄのバス取得特は要求Ｆ　／　Ｆ　
２５は依然としてセットされており、バス取得特権要求
信号線１７の状＝　（ＰＲＥＱ）は低レベルのままであ
る。この場合（サイクルＴ４では）、装置１２Ａ−１２
ｃのナントゲート２８の出力信号３３は高レベルとなら
ず、したがって装ｆｉＭ１２Ａ　−１２Ｃ（のナンドゲ
ー）２２）拳よ有効なバス取得要求信号ＲＥＱを出力す
ることはできない。このためサイクルＴ４では、（バス
取得特権要求状態にあって）有効なバス取得要求信号Ｒ
ＥＱを出力している唯一の装置１２Ｄのアンドゲート２
１から有効なバス取得許可信号３２が出力され、装置１
２Ｄがバス１１を取得する。

サイクルＴ４でバス１１を取得できた装置１２０のバス
取得特権要求Ｆ　／　Ｆ　２５は、同装置１２Ｄのアン
ドゲート２１からの有効なバス取得許可信号３２により
次のサイクルＴ５でリセットされる。したがってサイク
ルＴ５においては、全装置１２八〜１２Ｄのバス取得特
権要求Ｆ　／　Ｆ　２５がリセットされていることにな
り、バス取得特権要求信号線１７の状態（バス取得特権
要求信号ＰＲＥＱ）は高レベル（偽）となる。即ちサイ
クルＴ５では、有効な信号ＰＲＥＱを出力する装置が存
在しなくなる。この場合、全装置１２Ａ−１２０におい
てナントゲート２８の出力信号３３が高レベルとなり、
したがってナントゲート２２の出力信号であるバス取得
要求信号ＲＥＱが低レベル（真）となる。即ちサイクル
Ｔ５では、アクセス要求先装置がビジーでないならば、
全装置１２Ａ−１２Ｄから改めて有効なバス取得要求信
号ＲＥＱが出力される。ここでは、サイクルＴＩの場合
と同様に、装置１２Ａ−１２Ｄのうち最も優先度の高い
装置１２Ａがバス１１を取得する。

以下、同様の繰返しで装置１２Ａ〜１２０が順番にバス
１１を取得していく。

次に、アクセス要求先装置がビジーである場合のバス制
御（バス取得制御）について、装置１２Ａが共有メモリ
装置１１５Ｍに対して連続的にアクセスしようとし、装
置１２Ｂが主メモリ装置Ｍ　Ｍに対して連続的にアクセ
ス使用とする場合を例に、第４図のタイミングチャート
を参照して説明する。

まず、サイクルＴ２において、装置１２Ａで共有メモリ
装置ＳＭに対するアクセス要求が発生してＳＭアクセス
要求信号３５が真（高レベル）となり、装置１２Ｂで主
メモリ装置ＭＭに対するアクセス要求が発生してＭＭア
クセス要求信号３４が真（高レベル）となったものとす
る。このサイクルＴ２では、主メモリ装置ＭＭおよび共
有メモリ装置ＳＭはいずれもビジー状態になく、したが
ってビジー信号ＭＭＢＹおよびビジー信号ＳＭＢＹは共
に偽（高レベル）であるものとする。また、バス取得特
権要求信号ＰＲＥＱも偽（高レベル）であるものとする
。

上記サイクルＴ２において、装置１２Ａのバス取得制御
回路では、ＳＭアクセス要求信号３５が真、ビジー信号
ＳＭＢＹが偽であることから、アンド・オアゲート２９
から有効なバス取得要求状態信号３１が出力され、しか
もバス取得特権要求信号ＰＲＥＱが偽であることから（
ナントゲート２８の出力信号３３が高レベルとなるため
に）、ナントゲート２２から有効なバス取得要求信号Ｒ
ＥＱが出力される。同様に装置１２Ｂのバス取得制御回
路では、ＭＭアクセス要求信号３４が真、ビジー信号Ｍ
ＭＢＹが偽であることから、アンド・オアゲート２９か
ら有効なバス取得要求状態信号３１が出力され、しかも
バス取得特権要求信号ＰＲＥＱが偽であることからナン
トゲート２２から有効なバス取得要求信号ＲＥＱが出力
される。装置１２Ａ〜１２Ｄのうちの装置１２Ａ　、　
１２Ｂから有効なバス取得要求信号ＲＥＱが出力された
場合、バス取得特権要求信号ＰＲＥＱが偽となっている
サイクルＴ２においては、装置１２Ａ　、　１２Ｂのう
ち優先度の高い装置１２Ａのアンドゲート２１からだけ
高レベルのバス取得許可信号８２が出力され、装置１２
Ａがバス１１を取得する。これに対して、装置１２Ａよ
り低優先度の装置１２Ｂのアントゲ−）２１からのバス
取得許可信号３２は低レベルのままであり、装置１２Ｂ
はバス１１を取得できない。この場合、装置１２Ｂのバ
ス取得制御回路内のバス取得特権要求Ｆ　／　Ｆ　２５
が次のサイクルＴ３の開始時にセットする。

サイクルＴ３において、主メモリ装置ＭＭがビジー状態
となり、同装置Ｍ　Ｍからのビジー信号ＭＭＢＹが真（
低レベル）となったものとする。

ビジー信号ＭＭＢＹが真となると、装置１２Ｂでは、Ｍ
Ｍアクセス要求信号３４が真であってもアンド・オアゲ
ート２９によってバス取得要求状態信号３１が偽に設定
される。したがって装置１２Ｂでは、バス取得特権要求
Ｆ　／　Ｆ　２５がセットしていても、ナントゲート２
６からは有効なバス取得特権要求信号ＰＲＥＱは出力さ
れない。この場合、装置１２Ａではナントゲート２８の
出力信号３３が高レベル状態を保つので、バス取得要求
信号ＲＥＱの出力が抑止されず、サイクルＴ３において
も装置１２Ａがバス１１を取得する。

次のサイクルＴ４において、主メモリ装置ＭＭがレディ
ー状態となり、ビジー信号ＭＭＢＹが偽（高レベル）と
なったものとする。この場合、装置１２Ｂのバス取得制
御回路のナントゲート２６から有効な（低レベルの）バ
ス取得特権要求信号ＰＲＥＱが出力され、装置１２Ａに
おけるバス取得要求信号ＲＥＱの出力が抑止される。こ
の結果、装置１２Ｂはバス１１を取得する。

さて、サイクルＴ５〜Ｔ７においては、共有メモリ装置
ＳＭがビジー状態となり、同装置ＳＭからのビジー信号
ＳＭＢＹが真（低レベル）となっているものとする。こ
の場合、装置１２ＡではＳＭアクセス要求信号３５が真
であってもバス取得要求状態信号３１が偽に設定され、
バス取得要求信号ＲＥＱの出力が抑止される。したがっ
てサイクルＴ５〜Ｔ７では、装置１２Ｂが連続してバス
１１を取得する。

次のサイクルＴ８において、共有メモリ装置ＳＭがレデ
ィー状態となり、ビジー信号ＳＭＢＹが偽（高レベル）
となったものとする。この場合、装置１２Ａでは、バス
取得要求状態信号３１が真（高レベル）となり、ナント
ゲート２２から再び有効なバス取得要求信号ＲＥＱが出
力される。したがってサイクルＴ８では、バス取得要求
信号ＲＥＱを出力している装置１２Ａ　、　１２Ｂのう
ち優先度の高い装置１２Ａがバス１１を取得する。一方
、バス１１を取得できなった装置１２Ｂにおいては、サ
イクルＴ９の開始時にバス取得特権要求Ｆ　／　Ｆ　２
５がセットしてナントゲート２６から有効なバス取得特
権要求信号ＰＲＥＱが出力される。これにより装置１２
Ａからのバス取得要求信号ＲＥＱの出力が抑止され、サ
イクルＴ９においては今度は装５２１２Ｂがバス１１を
取得する。

以上はバス１１を共有する装置が４台の場合について説
明したが、本発明は５台以上、または２台もしくは３台
の場合にも応用できる。

［発明の効果］ 以上詳述したようにこの発明によれば、バスを共有する
装置は、バス取得要求を出してもバスが取得できないと
、他装置からバス取得特権要求が出されておらず且つア
クセス要求先装置がビジーでなければ、直ちにバス取得
特権要求を出して他装置からの新たなバス取得要求の出
力を抑えることができるので、その間、バス取得特権要
求出力状態にある装置はその優先度順で必ず１回バスを
取得できる。先にバスを取得できた高優先度装置は、バ
ス取得特権要求出力状態にある装置が存在する限りは、
新たなバス取得要求を出せないので（したがってバス取
得特権要求も出せないので）、低優先度の装置も高優先
度の装置と同等にバスを共有することができる。またこ
の発明によれば、アクセス要求先装置のビジー状態に応
じて臨機応変にバス取得要求やバス取得特権要求の出力
を各装置が自立的に抑止するため、効率的なバス調停が
行える。

【図面の簡単な説明】

第１図はこの発明を適用するシステムの一実施例を示す
ブロック構成図、第２図は第１図の装置１２Ａ−１２０
のバス取得制御回路の構成を示す図、第３図および第４
図は動作を説明するためのタイミングチャートである。 １１・・・バス、１２Ａ−１２０・・・装置、１３〜１
５・・・バス取得要求信号線、１７・・・バス取得特権
要求ｆｎ号線、１８゜１９・・・ビジー通知信号線、２
１．２４．２９−１．２９−２・・・アンドゲート、２
２・・・ナントゲート（バス取得要求信号出力手段）、
２５・・・バス取得特権要求Ｆ／Ｆ　（状態保持手段）
、２６・・・ナントゲート（バス取得特権要求信号出力
手段）、２８・・・ナントゲート（抑止手段）２９・・
・アンド・オアゲート（抑止手段）、ＭＭ・・・主メモ
リ装置、ＳＭ・・・共有メモリ装置。

Claims (1)

1. 【特許請求の範囲】 クロック同期式制御のバスを共有し、上記バスの取得に
   関する優先度が予め定められた複数の装置を備えたシス
   テムにおいて、 上記各装置に、上記バスの取得を要求するためのバス取
   得要求信号を出力するバス取得要求信号出力手段と、こ
   のバス取得要求信号出力手段によって上記バス取得要求
   信号が出力されても上記バスを取得できず、且つ他装置
   から上記バス取得要求信号の出力の抑止を要求するため
   のバス取得特権要求信号が出力されてない場合に第１の
   状態から第２の状態に遷移し、上記バスを取得すると上
   記第１の状態に復帰する状態保持手段と、この状態保持
   手段が上記第２の状態にあり且つアクセス要求先装置が
   ビジー状態にない場合に、他装置に対して上記バス取得
   特権要求信号を出力するバス取得特権要求信号出力手段
   と、上記アクセス要求先装置がビジー状態にある場合、
   並びに上記状態保持手段が上記第１の状態にあって且つ
   他装置から上記バス取得特権要求信号が出力されている
   場合に上記バス取得要求信号出力手段による上記バス取
   得要求信号の出力を抑止する抑止手段とをそれぞれ設け
   、 上記各装置は、自装置が上記バス取得要求信号を出力し
   ており、且つ上記バス取得特権要求信号を出力している
   装置が存在しない場合には、自装置より高優先度の装置
   から上記バス取得要求信号が出力されていないときのみ
   上記バスを取得し、自装置が上記バス取得要求信号を出
   力しており、且つ上記バス取得特権要求信号を出力して
   いる装置が存在する場合には、自装置が上記バス取得特
   権要求信号を出力し、且つ自装置より高優先度の装置か
   ら上記バス取得特権要求信号が出力されていないときの
   み上記バスを取得することを特徴とするバス制御方式。