JPH0365910B2 - - Google Patents

Info

Publication number
JPH0365910B2
JPH0365910B2 JP59273466A JP27346684A JPH0365910B2 JP H0365910 B2 JPH0365910 B2 JP H0365910B2 JP 59273466 A JP59273466 A JP 59273466A JP 27346684 A JP27346684 A JP 27346684A JP H0365910 B2 JPH0365910 B2 JP H0365910B2
Authority
JP
Japan
Prior art keywords
circuit
resin
thickness
board
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59273466A
Other languages
English (en)
Other versions
JPS61154096A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59273466A priority Critical patent/JPS61154096A/ja
Publication of JPS61154096A publication Critical patent/JPS61154096A/ja
Publication of JPH0365910B2 publication Critical patent/JPH0365910B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Moulding By Coating Moulds (AREA)

Description

【発明の詳細な説明】 本発明は改良された多層印刷配線板の製造方法
に関するものである。
従来、多層印刷配線板(以下多層板という)の
製造方法としては、銅張積層板をエツチング加工
した内層回路板とプリプレグを重ね合せ、積層プ
レスによつて加熱加圧し一体化形成し、その後両
面印刷板と同様に穴をあけ、パネルメツキを行
い、次いで外層回路を形成し多層板を得るという
製造方法が一般的である。
近年、コンピユーター等の情報処理機器は多量
の情報を高速で処理するのに、大規模集積回路素
子(LSI)とが超大規模集積回路素子(VLSI)
を多層板に高密度実装することが要求されるよう
になつてきた。
これらの回路素子間の信号を高速伝達するには
多層板が一定の電子特性を備えなければならな
い。
重要な電気特性として、特性インピーダンス
(ZO)があり、この特性を一定に保つには、多層
板の信号層と電源・アース層間の絶縁層の厚みを
一定にする必要がある。
この問題に対処する方法として、従来はプリプ
レグの樹脂含有量の調整、プリプレグの樹脂のフ
ロー調整等の手法が用いられている。
しかしながら本質的に内層回路の回路密度は
夫々異なることおよび回路埋め込み性を完全にす
るためプリプレグには適度のフローが要求される
ことから、上記の従来手法には自ずから限界があ
る。
更に電力供給損失を小さくするため、回路銅箔
は厚いものが要求される傾向にあり、従来の手法
では全く対応できないところ迄来ていることも事
実である。
本発明の目的はかかる従来の問題点を解決する
多層板の製造方法を提供することにある。
即ち多層板を製造するに当り、内層を構成する
回路板の表面の回路部と基板面の銅箔厚みに基ず
く段差を熱硬化性樹脂を主成分とする組成物にて
埋め込み、表面平滑処理を行つた後、該組成物を
加熱硬化せしめてBステージ状態と成し、然る後
絶縁層と成すべきプリプレグを処理面上に積層
し、加熱加圧成形を行うことにより内層回路間の
絶縁層の厚みが均一な多層印刷配線板を得る方法
に関するものである。
以下本発明の詳細について述べる。
本発明に用いられる回路板は、ガラス−エポキ
シ樹脂回路板、ガラス−ポリアミノビスマレイミ
ド樹脂回路板が主なものであるが、他の回路板で
あつても適用可能である。
しかしながら本発明の適用対象は高度の性能を
要求される多層板であり、ガラス−ポリアミノビ
スマレイミド樹脂回路板が主たる対象になる。
また本発明に用いられる熱硬化性樹脂組成物は
その形態についてはワニス状、ペースト状いずれ
であつても良いが、埋め込み後の厚み減少を少な
くするという意味で溶媒は極力少いことが好まし
く、埋め込み樹脂組成物のBステージ化の調整の
ためには除去し易い溶媒が好ましい。
耐スメアー性、層間接着力、ドリル加工性、耐
熱性等の多層板として要求される性能を確保する
上ではプリプレグを構成する樹脂組成物が好まし
い。
イミド系基板、イミド系プリプレグを用いる多
層板においては、液状エポキシ樹脂またはポリア
ミノビスマレイミド樹脂に対しては貧溶媒であ
り、且つエポキシ系樹脂に良溶媒である溶媒にポ
リアミノビスマレイミド樹脂を均一分散せしめた
樹脂ペーストが特に上述の如き制約を克服する意
味で特に好ましい。
これらワニスまたはペーストは内層回路板上に
施されるが、この方法としてはロールコーター、
ドクターナイフコーター、スクリーン印刷アプリ
ケーター、ホイラー等による方法があるが、塗布
厚みの調整が容易なスクリーン印刷が好ましい結
果を与える。
勿論この場合回路全面へのいわゆるベタ印刷で
ある。
次いでこれら樹脂組成物により回路間に埋め込
まれた回路板は、該樹脂組成物がBステージ状態
になる迄加熱される。
Bステージ化後、裏面回路も同様な方法で処理
し両面の回路が樹脂により平滑化された回路板を
得る なおこの場合の樹脂厚みは回路上が零であつて
回路間が回路間と同一迄埋め込まれたものが理想
的であるが、従来の段差が減少すれば厚塗りであ
つても薄塗りであつても絶縁層厚み精度への寄与
はそれなりにある。
かくして得られる複数枚の回路板を用い、その
層間にプリプレグを挿入して多層板を積層成形に
より得る点は従来と全く同様である。
以下実施例を示す。
実施例 1 ビスフエノール型エポキシ樹脂(シエル社製エ
ピコート#828)30重量部にポリアミノビスマレ
イミド樹脂粉末70重量部を分散せしめ粉体の均一
分散を図るために3本インクロールを3回通過せ
しめ、ペースト状組成物を得た。
次に回路の形成された35μ銅箔ガラスポリイミ
ド両面回路板の片面にアプリケータを用いて40μ
になる様にコートを施した。
次いで130℃で0.5時間硬化せしめた後裏面回路
も同様な方法で処理し150℃、0.5時間乾燥機で硬
化せしめた。
得られた回路板は、その表面を粗さ計で測定し
たところ±2.5μの粗度であつた。
なお比較として未処理回路についても同一な測
定を実施したところ基板面と回路面上では30μの
段差が認められた。
従つて片面で30μの段差が5μの段差に減少した
ことになる。
次いで該処理回路板を2枚と35μの外層銅箔2
枚の各層間に積層後厚み100μになるようなポリ
アミノビスマレイミドエポキシ樹脂−ガラス布プ
リプレグ2枚づつを積層し、170℃、2時間、40
Kg/cm2の圧力で積層成形を行つた。
得られた多層板につき、これを切断し、3層〜
4層間の回路厚みを10ケ所にわたり顕微鏡写真に
より測定した。
その結果回路間絶縁層厚みは210±10μであり、
厚みバラツキは±5%以内に抑え込むことができ
た。
更に耐スメアー性、層間接着力、穴あけ性、煮
沸後ハンダ耐熱性について定められた試験法によ
り測定を行つたところ、従来品に比較し何等孫色
のない多層板であつた。
比較例 1 実施例1で用いた同一の内層回路板を用い、回
路面を処理することなしに実施例1と全く同様な
方法で多層板を作製し、回路間厚みを測定した。
その結果回路間厚みは193±35μであり、厚み
バラツキは20%であつた。
以下本発明の方法により得られた作用効果は以
下の如くである。
1 樹脂組成物による埋め込み法であるため、回
路間を完全に埋め込むことができた。
2 回路板が板内で異なるものであつても平滑化
が図れる。
3 予め平滑化処理が施されているため、従来の
如くプリプレグ中の樹脂による埋め込みを考慮
する必要がなく、プリプレグの役割が層間接着
のみとなり、樹脂含有量の少ないフローの少な
いプリプレグを用いることができる。
従つて極めて厚み精度の調整が簡単になる。
4 回路厚みによる影響を受けず銅箔厚みを増大
できる。
5 回路基板、プリプレグと同一組成の樹脂組成
物を適用すれば従来と同一性能の多層板が得ら
れる。

Claims (1)

    【特許請求の範囲】
  1. 1 多層印刷配線板の製造方法において、内層回
    路板表面の回路と基板面の段差間に、ポリアミノ
    ビスマレイミド樹脂とエポキシ樹脂を主成分とす
    る組成物を埋め込み表面平滑処理を施した後、加
    熱硬化せしめて該組成物をBステージ状態とな
    し、しかる後絶縁層と成すべきプリプレグを処理
    面上に積層しこれを熱圧着することを特徴とする
    多層印刷配線板の製造方法。
JP59273466A 1984-12-26 1984-12-26 多層印刷配線板の製造方法 Granted JPS61154096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59273466A JPS61154096A (ja) 1984-12-26 1984-12-26 多層印刷配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273466A JPS61154096A (ja) 1984-12-26 1984-12-26 多層印刷配線板の製造方法

Publications (2)

Publication Number Publication Date
JPS61154096A JPS61154096A (ja) 1986-07-12
JPH0365910B2 true JPH0365910B2 (ja) 1991-10-15

Family

ID=17528313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273466A Granted JPS61154096A (ja) 1984-12-26 1984-12-26 多層印刷配線板の製造方法

Country Status (1)

Country Link
JP (1) JPS61154096A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147798A (ja) * 1985-12-23 1987-07-01 東芝ケミカル株式会社 多層プリント配線板
JPS6324695A (ja) * 1986-07-17 1988-02-02 東芝ケミカル株式会社 多層プリント配線板の製造方法
JPS6484698A (en) * 1987-09-26 1989-03-29 Matsushita Electric Works Ltd Manufacture of multilayer circuit board
JPH01143294A (ja) * 1987-11-27 1989-06-05 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JP2646711B2 (ja) * 1988-11-01 1997-08-27 日本電気株式会社 多層印刷配線板の製造方法
JP2682093B2 (ja) * 1988-12-27 1997-11-26 日本電気株式会社 多層印刷配線板の製造方法
JPH0458591A (ja) * 1990-06-28 1992-02-25 Shin Kobe Electric Mach Co Ltd 多層印刷配線板の製造法
JPH07123185B2 (ja) * 1992-09-25 1995-12-25 松下電工株式会社 回路基板
KR100209259B1 (ko) * 1996-04-25 1999-07-15 이해규 Ic 카드 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132772A (en) * 1977-04-22 1978-11-18 Tokyo Shibaura Electric Co Multilayer printed circuit board
JPS55120649A (en) * 1979-03-12 1980-09-17 Hitachi Chem Co Ltd Resin composition used for prepreg for multiply lamination
JPS56148895A (en) * 1980-04-21 1981-11-18 Fujitsu Ltd Both-side printed circuit board and multilayer board
JPS56159229A (en) * 1980-05-14 1981-12-08 Mitsubishi Gas Chem Co Inc Production of multilayer board
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
JPS59121995A (ja) * 1982-12-28 1984-07-14 日本電気株式会社 多層プリント配線板の製造方法
JPS59149095A (ja) * 1983-02-15 1984-08-25 三菱瓦斯化学株式会社 多層板の製造法
JPS6062194A (ja) * 1983-09-14 1985-04-10 松下電工株式会社 多層印刷配線板の製造方法

Also Published As

Publication number Publication date
JPS61154096A (ja) 1986-07-12

Similar Documents

Publication Publication Date Title
US5557843A (en) Method of making a circuit board or layer thereof including semi-curing a second adhesive coated on a cured first adhesive
US6496356B2 (en) Multilayer capacitance structure and circuit board containing the same and method of forming the same
US10524360B2 (en) Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
US4985294A (en) Printed wiring board
JPH0365910B2 (ja)
US20030045164A1 (en) Non-woven fabric material and prepreg, and circuit board using the same
JPH03239390A (ja) 金属芯基板およびその製法
JPH1154938A (ja) 多層配線基板
JPH10173342A (ja) 多層フレックスリジッド配線板及びその製造方法
JPH0823165A (ja) 絶縁接着材料付き銅箔を用いた金属コア配線板の製造方法
CN202965394U (zh) 用于印刷电路板的涂树脂铜箔
JPH07154068A (ja) 接着シートとその製造法及びその接着シートを用いた金属ベース配線板用基板の製造法並びにその接着シートを用いた金属ベース配線板の製造法
JPH10242607A (ja) 金属ベース基板及びその製造方法
JPH0342714B2 (ja)
JPS63224934A (ja) 積層板
JPH04208597A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JPH10335834A (ja) 多層配線基板
JPS63264342A (ja) 銅張積層板およびその製造法
JPH0553628B2 (ja)
CN103847195A (zh) 用于印刷电路板的涂树脂铜箔及其制造方法
JPH02164098A (ja) プリント基板の特性インピーダンスの修正方法
JP3100689B2 (ja) プリント配線板の電子部品搭載用凹部の形成方法
JP2606387B2 (ja) アディティブ法プリント配線板用積層板の製造方法
JP3046201B2 (ja) 多層プリント配線用基板の製造方法
JPS63262240A (ja) 銅張積層板およびその製造法