JPH0366849B2 - - Google Patents
Info
- Publication number
- JPH0366849B2 JPH0366849B2 JP56150996A JP15099681A JPH0366849B2 JP H0366849 B2 JPH0366849 B2 JP H0366849B2 JP 56150996 A JP56150996 A JP 56150996A JP 15099681 A JP15099681 A JP 15099681A JP H0366849 B2 JPH0366849 B2 JP H0366849B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input
- waveform
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明はデジタル通信に用いられる移相回路に
係り、クロツクパルスやデータ・バースト信号な
ど波形のデユテイが任意の信号を任意に遅延、も
しくは移相させる可変移相回路に関す。
係り、クロツクパルスやデータ・バースト信号な
ど波形のデユテイが任意の信号を任意に遅延、も
しくは移相させる可変移相回路に関す。
一般に、クロツクパルスやデータ・バースト信
号の波形移相方法としては遅延線に代表される遅
延素子を用いて遅延時間を生じさせるものや、入
力波形を積分しそれを規定の電圧でスライスして
遅延時間を発生するもの等がある。
号の波形移相方法としては遅延線に代表される遅
延素子を用いて遅延時間を生じさせるものや、入
力波形を積分しそれを規定の電圧でスライスして
遅延時間を発生するもの等がある。
前者の方法は遅延時間が遅延素子のデイメンシ
ヨンに依存されるため、該素子のパターンが決ま
るとその微調整が困難になる。
ヨンに依存されるため、該素子のパターンが決ま
るとその微調整が困難になる。
後者の方法は第１図に示す如く２ケの単安定マ
ルチバイブレータ（以下モノマルチバイブレータ
と記す）を用いて構成している。
ルチバイブレータ（以下モノマルチバイブレータ
と記す）を用いて構成している。
即ち、第１のモノマルチバイブレータ１で入力
信号を遅延時間τ1だけ遅延させ、第２のモノマル
チバイブレタ２で遅延時間τ1を有する所定のパル
ス幅Ｔのパルスを発生する。該整形パルスはデユ
ーテイが50％である。
信号を遅延時間τ1だけ遅延させ、第２のモノマル
チバイブレタ２で遅延時間τ1を有する所定のパル
ス幅Ｔのパルスを発生する。該整形パルスはデユ
ーテイが50％である。
第２図は第１，２，３の各点の波形を示す。第
１図、第２図において、クロツクパルス発生器３
より出力されたパルス幅Ｔのクロツクパルス１は
モノマルチバイプレータ１に入力され、該パルス
１の立上りで遅延時間τ1C1・R1遅延パルス２
を発生する。この場合、τ1は抵抗R1を可変する
ことにより任意の値が得られる。
１図、第２図において、クロツクパルス発生器３
より出力されたパルス幅Ｔのクロツクパルス１は
モノマルチバイプレータ１に入力され、該パルス
１の立上りで遅延時間τ1C1・R1遅延パルス２
を発生する。この場合、τ1は抵抗R1を可変する
ことにより任意の値が得られる。
遅延パルス２はモノマルチバイブレータ２に入
力され、遅延パルス２の立上りで、時定数Ｔ
C2・R2によつて決定されるパルス幅Ｔのパルス
３を発生する。即ち所定の遅延時間τ1をもつたパ
ルス幅Ｔ、デユテイ50％のパルス３が出力され
る。この場合、コンデンサC2、抵抗R2のいずれ
も温度変化によつて、その値が変動するため、パ
ルス幅Ｔを常時一定にすることは困難である。
力され、遅延パルス２の立上りで、時定数Ｔ
C2・R2によつて決定されるパルス幅Ｔのパルス
３を発生する。即ち所定の遅延時間τ1をもつたパ
ルス幅Ｔ、デユテイ50％のパルス３が出力され
る。この場合、コンデンサC2、抵抗R2のいずれ
も温度変化によつて、その値が変動するため、パ
ルス幅Ｔを常時一定にすることは困難である。
以上の如く従来技術においては、遅延時間の
微調整が困難であつたり、パルス幅Ｔが温度に
よつて変化したり、パルス波形のデユテイが50
％の時だけしか利用出来ない等の欠点や使用上の
制限がある。
微調整が困難であつたり、パルス幅Ｔが温度に
よつて変化したり、パルス波形のデユテイが50
％の時だけしか利用出来ない等の欠点や使用上の
制限がある。
本発明は上記問題点を解決するために遅延時間
の調整が容易で、任意の一定でない周期とデユテ
イを有する入力パルス信号に、任意の遅延時間を
与えることを可能とする新規な可変移相回路を提
供するものである。又、この目的は、入力信号の
変化を検出しパルスを出力するゲート回路と、該
ゲート回路の出力パルスを入力した時に非安定値
になり所定時間後に安定値に戻る信号を出力する
モノマルチバイブレータと、該モノマルチバイブ
レータの出力信号が非安定値から安定値に変化し
た時に出力を反転するとともに該入力信号の立上
りによりリセツトされるフリツプ・フロツプ回路
と、を有する可変移相回路。で達成されるもので
ある。
の調整が容易で、任意の一定でない周期とデユテ
イを有する入力パルス信号に、任意の遅延時間を
与えることを可能とする新規な可変移相回路を提
供するものである。又、この目的は、入力信号の
変化を検出しパルスを出力するゲート回路と、該
ゲート回路の出力パルスを入力した時に非安定値
になり所定時間後に安定値に戻る信号を出力する
モノマルチバイブレータと、該モノマルチバイブ
レータの出力信号が非安定値から安定値に変化し
た時に出力を反転するとともに該入力信号の立上
りによりリセツトされるフリツプ・フロツプ回路
と、を有する可変移相回路。で達成されるもので
ある。
即ち、周期やデユテイが任意の入力パルスを移
相させるため、移相させる入力パルスの立上り及
び立下り信号を用い、モノマルチバイブレータを
駆駆動して所定の遅延時間をもつた遅延パルスを
発生し、該遅延パルスをクロツクパルスとしてク
ロツクパルスが加わる度に出力を反転するフリツ
プ・フロツプ回路に入力して所定の遅延量をもつ
たパルスを整形する。
相させるため、移相させる入力パルスの立上り及
び立下り信号を用い、モノマルチバイブレータを
駆駆動して所定の遅延時間をもつた遅延パルスを
発生し、該遅延パルスをクロツクパルスとしてク
ロツクパルスが加わる度に出力を反転するフリツ
プ・フロツプ回路に入力して所定の遅延量をもつ
たパルスを整形する。
また、前記立上り信号をフリツプ・フロツプ回
路のリセツト信号として用い該フリツプ・フロツ
プを制御することにより電源投入時の位相の不確
定性を除去する。
路のリセツト信号として用い該フリツプ・フロツ
プを制御することにより電源投入時の位相の不確
定性を除去する。
以下、第３図の実施例第４図のタイムチヤート
に基づいて説明する。
に基づいて説明する。
図において、周期及びデユテイが一定でない入
力パルス波形Ａが入力端子４より入力され、波形
Ａはインバータ５とコンデンサ６によつて所望の
遅延がかけられ、該遅延波形はNANDゲート７
で波形Ａと比較され、波形Ａの立上り信号に対応
した波形Ｂが発生される。またインバータ８，９
コンデンサ１０とNANDゲート１１の回路も上
記と同様の原理で波形Ａの立下りに対応した波形
Ｃが発生される。波形ＢとＣによりNANDゲー
ト１２にて波形Ｄが発生される。該波形Ｄの立上
り信号でモノマルチバイブレータ１３を作動させ
ることにより、入力パルス波形Ａの前縁及び後縁
部にモノマルチバイブレータ１３の抵抗R3とコ
ンデンサC3によつて決定される一定の遅延時間
幅τR3・C3をもつた波形Ｅが発生される。こ
の波形ＥをクロツクパルスとしてＤ型フリツプ・
フロツプ回路１４（以下Ｄ−Ｆ・Ｆと記す）の
C1端子に入力すると、入力パルスＡを1/2分周
し、一定の遅延時間τをもつた所望の波形Ｆが発
生される。前記Ｄ型フリツプ・フロツプ回路（Ｄ
−Ｆ・Ｆ）１４は、クロツクパルスが加わる度に
出力を反転する動作をさせるため、第３図，第５
図に示すように出力の一つをＤ入力に接続しＴ型
フリツプ・フロツプ接続とした回路であり、従つ
て、1/2分周或いは２進カウンタのように動作す
るものである。
力パルス波形Ａが入力端子４より入力され、波形
Ａはインバータ５とコンデンサ６によつて所望の
遅延がかけられ、該遅延波形はNANDゲート７
で波形Ａと比較され、波形Ａの立上り信号に対応
した波形Ｂが発生される。またインバータ８，９
コンデンサ１０とNANDゲート１１の回路も上
記と同様の原理で波形Ａの立下りに対応した波形
Ｃが発生される。波形ＢとＣによりNANDゲー
ト１２にて波形Ｄが発生される。該波形Ｄの立上
り信号でモノマルチバイブレータ１３を作動させ
ることにより、入力パルス波形Ａの前縁及び後縁
部にモノマルチバイブレータ１３の抵抗R3とコ
ンデンサC3によつて決定される一定の遅延時間
幅τR3・C3をもつた波形Ｅが発生される。こ
の波形ＥをクロツクパルスとしてＤ型フリツプ・
フロツプ回路１４（以下Ｄ−Ｆ・Ｆと記す）の
C1端子に入力すると、入力パルスＡを1/2分周
し、一定の遅延時間τをもつた所望の波形Ｆが発
生される。前記Ｄ型フリツプ・フロツプ回路（Ｄ
−Ｆ・Ｆ）１４は、クロツクパルスが加わる度に
出力を反転する動作をさせるため、第３図，第５
図に示すように出力の一つをＤ入力に接続しＴ型
フリツプ・フロツプ接続とした回路であり、従つ
て、1/2分周或いは２進カウンタのように動作す
るものである。
一般に、このような、クロツクパルスが加わる
度に出力を反転する回路では、電源投入時の状態
によつて０，１間の反転が逆方向になることがあ
り、このことを位相の不確定性と言いこのような
回路に付きまとう避けられない現象である。
度に出力を反転する回路では、電源投入時の状態
によつて０，１間の反転が逆方向になることがあ
り、このことを位相の不確定性と言いこのような
回路に付きまとう避けられない現象である。
この対策として入力パルスＡの前縁から得られ
た狭小のパルス波形ＢをＤ−Ｆ・Ｆ１４のリセツ
ト端子Ｒに入力し、該波形Ｂをリセツト信号とし
てＤ−Ｆ・Ｆ１４を制御すれば位相の不確定性を
除去できる。
た狭小のパルス波形ＢをＤ−Ｆ・Ｆ１４のリセツ
ト端子Ｒに入力し、該波形Ｂをリセツト信号とし
てＤ−Ｆ・Ｆ１４を制御すれば位相の不確定性を
除去できる。
第５図は本発明の応用例で、第３図の場合より
ゲート回路を１ケ省略した回路例である。説明上
タイムチヤートは第４図を流用する。
ゲート回路を１ケ省略した回路例である。説明上
タイムチヤートは第４図を流用する。
入力波形Ａはインバータ５とコンデンサ６によ
つて決定される微小時間の遅延がかけられ、該遅
延波形は次のインバータ１６で規定のレベルでス
ライスされ該スライスされたレベルは排他的OR
ゲート１７で入力波形Ａと比較され、波形Ｄを発
生する。この波形Ｄと入力波形ＡがANDゲート
１８に入力されその出力がインバータ１９で反転
されると波形Ｂが発生される。波形Ｄ及びＢは第
３図と同じ原理に基づいて本図の移相回路を動作
する。
つて決定される微小時間の遅延がかけられ、該遅
延波形は次のインバータ１６で規定のレベルでス
ライスされ該スライスされたレベルは排他的OR
ゲート１７で入力波形Ａと比較され、波形Ｄを発
生する。この波形Ｄと入力波形ＡがANDゲート
１８に入力されその出力がインバータ１９で反転
されると波形Ｂが発生される。波形Ｄ及びＢは第
３図と同じ原理に基づいて本図の移相回路を動作
する。
以上本発明によれば、入力パルスの立上り、立
下り信号より遅延波形を発生し、クロツクパルス
加わる度に出力を反転する動作する回路のクロツ
クパルスとするので、この回路の出力として、常
に入力パルス信号と同一の周期やデユテイを有す
る任意に遅延され移相された出力パルス信号が作
られる。
下り信号より遅延波形を発生し、クロツクパルス
加わる度に出力を反転する動作する回路のクロツ
クパルスとするので、この回路の出力として、常
に入力パルス信号と同一の周期やデユテイを有す
る任意に遅延され移相された出力パルス信号が作
られる。
第１図は従来例、第２図は第１図のタイムチヤ
ート、第３図は本発明の実施例、第４図は第３図
のタイムチヤート、第５図は本発明の応用例を示
す。 図中、１はクロツクパルス発生器、２，３はモ
ノマルチバイブレータ、４は入力端子、５，８，
９，１６，１９はインバータ、６，１０はコンデ
ンサ、７，１１，１２はNANDゲート、１３は
モノマルチバイブレータ、１４はＤ−Ｆ・Ｆ，１
５は出力端子を示す。
ート、第３図は本発明の実施例、第４図は第３図
のタイムチヤート、第５図は本発明の応用例を示
す。 図中、１はクロツクパルス発生器、２，３はモ
ノマルチバイブレータ、４は入力端子、５，８，
９，１６，１９はインバータ、６，１０はコンデ
ンサ、７，１１，１２はNANDゲート、１３は
モノマルチバイブレータ、１４はＤ−Ｆ・Ｆ，１
５は出力端子を示す。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の変化を検出しパルスを出力するゲ
ート回路と、 該ゲート回路の出力パルスを入力した時に非安
定値になり所定時間後に安定値に戻る信号を出力
するモノマルチバイブレータと、 該モノマルチバイブレータの出力信号が非安定
値から安定値に変化した時に出力を反転するとと
もに該入力信号の立上りによりリセツトされるフ
リツプ・フロツプ回路と、 を有する可変移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150996A JPS5851615A (ja) | 1981-09-24 | 1981-09-24 | 可変移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150996A JPS5851615A (ja) | 1981-09-24 | 1981-09-24 | 可変移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851615A JPS5851615A (ja) | 1983-03-26 |
| JPH0366849B2 true JPH0366849B2 (ja) | 1991-10-18 |
Family
ID=15508997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150996A Granted JPS5851615A (ja) | 1981-09-24 | 1981-09-24 | 可変移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851615A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144256A (en) * | 1976-05-27 | 1977-12-01 | Mitsubishi Electric Corp | Rectangular wave phase-shift circuit |
| DE3114231A1 (de) * | 1980-04-11 | 1982-06-16 | John J. 90701 Cerritos Calif. Sullivan | Motorleistungs-steuereinrichtung |
-
1981
- 1981-09-24 JP JP56150996A patent/JPS5851615A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851615A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061418A (en) | Variable clock divider with selectable duty cycle | |
| US4623846A (en) | Constant duty cycle, frequency programmable clock generator | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| EP0243235A2 (en) | Noise pulse suppressing circuit in a digital system | |
| JPH0366849B2 (ja) | ||
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| JPH0411051B2 (ja) | ||
| JPH0366848B2 (ja) | ||
| US4495630A (en) | Adjustable ratio divider | |
| JPH0256853B2 (ja) | ||
| RU2778160C1 (ru) | Способ расширения импульсов (варианты) | |
| US4200842A (en) | Switchable divider | |
| JPH0262963B2 (ja) | ||
| JP2648958B2 (ja) | パルス挿入回路 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPS6128426Y2 (ja) | ||
| JPS6333804B2 (ja) | ||
| JPS6239569B2 (ja) | ||
| JPH0117528B2 (ja) | ||
| JPH035946Y2 (ja) | ||
| JPH0475690B2 (ja) | ||
| JPS6143819A (ja) | 位相比較器 | |
| JPH0523115B2 (ja) | ||
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0261183B2 (ja) |