JPS5851615A - 可変移相回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル通信に用いられる移相回路に係シ、ク
ロックパルスやゲータ・バースト信号など波形のデ瓢テ
ィが任意の信号を任意に遅延、もしくは移相させる可変
移相回路に関す。

一般に、り四ツクパルスやデータ会バースト信号の波形
移相方法としては遅処線に代表される遅延素子を用いて
：Ｍ延待時間生じさせる奄のや、入力波形を積分しそれ
を規定の電圧でスライスして遅延時間１蟹形するもの等
がある。

前者の方法は遅延時間が遅延素子のディメンションに依
存されるため、該素子のパターンが決まるとその微調整
が困難になる。

後者の方法は給１図に示す如く２ケの巣安定マルチバイ
ブレータ（以下モノマルチバイブレータと記す）を用い
て構成している。

即ち、ｉｉＰ、１のモノマルチバイブレータｌで入力信
号を遅延時間τ１だけ遅延させ、第２のモノマルチバイ
プレタ２で遅延時間で、を有する所定のパルス輪Ｔのパ
ルスを整形する・該整形パルスはデ凰−ティが５０％で
ある。

＃！４２図は謔１図（１）％　（２）、（３）の各点の
波形を示す８１図、第２図Ｖζおいて、りＯツクパルス
発生器３より出力され九ノ・ルス４＠Ｔのクロックパル
ス（１）はモノマルチバイブレータ１に入力され、該パ
ルス（１）の立上りで遅延時間τ、＝Ｃ１・Ｒ８遅延パ
ルス（２）を整形する。この場合、τ、は抵抗Ｒ，を可
変することによシ任意の値が得られる。

Ｔ、デ為ティ５０９１Ｉのパルス（３）が出力される。

この場合、コンデンサＣｐ、抵抗Ｒ１のいずれも温度変
化によって、その値が変動するため、パルス幅Ｔｔ−常
時一定にすることは困難である。

以上の如〈従来技術においては、■遅延時間の黴―整が
因縁であり九シ、■パルス幅Ｔが温度によって変化した
夛、■パルス波形のデ為ティが５０−の時だけしか利用
出来ない等の欠点や使用上の制限がある。

零発句線上記問題点を解決する丸めに遅延時間のｙ４整
が容易で、任意のパルス幅をもつ新規な可変移相回路を
提供するものである。又、この目的は、入力パルスの立
上シ、および立下シ信号でモノマルチバイブレータを駆
動して所定の遅延時間を有するパルス信号を整形し、該
パルス信号をり四ツクパルスとして７リツプ・７ｐツブ
回路を駆動して前記の遅延時間を有する移相信号ｔ−整
形し、前記入力パルスの立上多信号を該７リツプフロツ
プ回路のリセット信号として用いることによシ、電源投
入時における位相の不確定性を除去することが出来る可
変移相回路で達成されるものである。

即ち、波形のデ為ティが任意の入力パルスを移相させる
丸め、移相させる入力パルスの立上り及び立下シ信号を
用い、モノマルチバイブレータを駆駆動して所定の遅延
時間をもった遅延パルスを整形し、咳遅延パルスをクロ
ックパルスとしてフリップ・７０ツブ回路に入力して所
定の遅延量をもったパルスを整形する。

また、前記立上シイ８号を７リツプ・フロップ回路のリ
セット信号として用い該フリップ・７０ツブを制御する
ことにより電源投入時の位相の不確定性を除去する。

以下、第３図の実施例紬４図のタイムチャートに基づい
て説明する。

図において、周期の異なる入力パルス波形Ａが入力端子
４よシ入力され、波形Ａはインバータ５とコンデンサ６
によりて所望の遅延がかけられ、該遅延波形ｔ！ＮＡＮ
Ｄゲート７で波形Ａと比較され 、波形Ａの立上シ信号に対応し た波形Ｂが！彫される。またインバータ８．９　：ｆン
デンサ１０とＮＡＮＤゲー）１１の回路も上記と同様の
原理で波形Ａの立下りに対応した波形Ｃが整形される。

波形ＢとＣＦｉＮＡＮＤゲート１２ににて波形りに整形
される。咳波形りの立上９信号でモノマルチバイブレー
タ１３を動作させることによ〕、入力パルス波形Ａの前
縁及び後縁部にそノマルチバイブレータ１３の抵抗Ｒ，
とコンデンサＣ１によって決定される一定の遅延時間−
τ＝Ｒ１・Ｃ８をもり大波形Ｅが整形される。この波入
力すると、入力パルスＡを１／２分周し、一定のイ 遅延時間少をもりた所望の波形Ｆが整形される・しかし
、Ｄ−Ｆ−Ｆ１４が電源投入時などの初期状１１４（よ
りて波形Ｆが１８０°反転する場合がある。

これは位相の不確定といいＤ−Ｆ−Ｆ１４の避けられな
い現象であり、この時の遅延時間はτ＋Ｔとなシ、該当
の遅延信号に位相を合致させることが出来ない。

この対策として入力パルスＡの前縁から得られた狭小の
パルス波形ＢをＤ−Ｆ＠Ｆ１４のリセット端子Ｒに入力
し、該波形Ｂをリセット信号としてＤ−Ｆ−Ｆ１４を制
御すれば位相の不確定性を除去できる。

第５図は本発明の応用例で、第３図の場合よりゲート回
路１に１ケ省略し九回路例である。説明上タイムチャー
トは８４図を流用する。

入力波形Ａはインバータ５とコンデンサ６ｖこよって決
定される微小時間の遅延がかけられ、該遅延波形は次の
インバータ１６で規定のレベルでスライスされ該スライ
スされたレベルは排他的ＯＲグー）１７で入力波形Ａと
比較され、波形Ｄｔ−整形する。この波形りと入力波形
ＡがＡＮＤゲート１８に入力されその出力がインバータ
ｘ９ｆｍ転されると波形Ｂが整形される。波形り及びＢ
は第３図と同じ原理に基づいて本図の移相回路を動作す
る。

以上本発明によれば、入力パルスの立上り、立下り信号
より遅延波形を整形しているので常に入力パルスト同一
のパルス幅をもつ遅延波形が作られる。

【図面の簡単な説明】

第１１は従来例、第２図は弗１図のタイムチャート、第
３図は本発明の実施例、第４図は第３図のタイムチャー
ト、第５図は本発明の応用例を示す。 図中、１はり四ツクパルス発生器、２．３はモノマルチ
バイブレータ、４は入力端子、５．８．９．１６．１９
はインバータ、６．１０はコンデンサ、７．１１．１２
祉ＮＡＮＤゲート、１３はモノマルチバイブレータ、１
４はＤ−Ｆ−Ｆ、１５’は出力端子を示す・

Claims (1)

【特許請求の範囲】
1. 人力パルスの立上シ、および立下多信号でモノマルチバ
   イブレータを駆動して所定の遅延時間を有するパルス信
   号を整形し、該パルス信号をり四ツクパルスとしてツリ
   ツブ−フロップ回路を駆動して前記の−ｊ４延時間を有
   する移相信号を整形し、前記入力パルスの立上シ信号を
   該フリップフロップ回路のり竜ット僅号として用いるこ
   とによシ、−陣投入時における位相の不確定性を除去す
   ることを！黴とじ先回変位相回路。