JPH036685A - 物品識別システム - Google Patents
物品識別システムInfo
- Publication number
- JPH036685A JPH036685A JP1141660A JP14166089A JPH036685A JP H036685 A JPH036685 A JP H036685A JP 1141660 A JP1141660 A JP 1141660A JP 14166089 A JP14166089 A JP 14166089A JP H036685 A JPH036685 A JP H036685A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- data carrier
- controller
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Automatic Assembly (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等に用いられる物品の識別システムに
関するものである。
又は物流システム等に用いられる物品の識別システムに
関するものである。
従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。そこで特開昭６３−２２１９５０号のよ
うに識別対象物にメモリを有するデータキャリアを設け
、外部からデータ伝送によってこのようなメモリに必要
な情報を書込んでおき、必要に応じてその情報を読出す
ようにした物品識別システムが提案されている。
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。そこで特開昭６３−２２１９５０号のよ
うに識別対象物にメモリを有するデータキャリアを設け
、外部からデータ伝送によってこのようなメモリに必要
な情報を書込んでおき、必要に応じてその情報を読出す
ようにした物品識別システムが提案されている。
このような従来の識別システムでは、書込／読出制御ユ
ニットはデータキャリアに設けられるメモリの任意のア
ドレスのデータをアクセスすることができるように構成
されている。しかしデータキャリアのメモリエリアを工
程毎に分割している場合等においては、書込／読出制御
ユニット間の上位コンピュータとＩＤコントローラとの
間の通信エラー等によって他の工程のデータを破壊して
しまい、影響がシステム全体に及んでしまうことがある
という欠点があった。
ニットはデータキャリアに設けられるメモリの任意のア
ドレスのデータをアクセスすることができるように構成
されている。しかしデータキャリアのメモリエリアを工
程毎に分割している場合等においては、書込／読出制御
ユニット間の上位コンピュータとＩＤコントローラとの
間の通信エラー等によって他の工程のデータを破壊して
しまい、影響がシステム全体に及んでしまうことがある
という欠点があった。
本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、複数のＩＤコントローラ
を有する物品識別システムにおいては各ＩＤコントロー
ラはデータキャリアの規定されたエリアのみをアクセス
できるようにしてデータの破壊の影響を少なくできるよ
うにすることを技術的課題とする。
鑑みてなされたものであって、複数のＩＤコントローラ
を有する物品識別システムにおいては各ＩＤコントロー
ラはデータキャリアの規定されたエリアのみをアクセス
できるようにしてデータの破壊の影響を少なくできるよ
うにすることを技術的課題とする。
本発明はデータを保持するメモリ１、及びメモリへのデ
ータの書込みデータの読出しを制御するメモリ制御手段
２、外部から与えられるコマンドとデータを復調してメ
モリ制御手段に与え読出されたデータを伝送するデータ
伝送手段３を有し、識別対象である物品に取付けられる
データキャリア４と、データキャリアにデータを伝送し
送出されたデータを受信するデータ伝送手段５を有する
複数のＩＤコントローラ６を含む書込／読出制御ユニッ
ト７と、を具備する物品識別システムであって、各ＩＤ
コントローラは、データキャリアのメモリをアクセスす
るアドレス領域が設定されたアクセスエリア設定手段８
を有し、所定のアクセスエリアにのみデータを書込み又
は読出すように構成したことを特徴とするものである。
ータの書込みデータの読出しを制御するメモリ制御手段
２、外部から与えられるコマンドとデータを復調してメ
モリ制御手段に与え読出されたデータを伝送するデータ
伝送手段３を有し、識別対象である物品に取付けられる
データキャリア４と、データキャリアにデータを伝送し
送出されたデータを受信するデータ伝送手段５を有する
複数のＩＤコントローラ６を含む書込／読出制御ユニッ
ト７と、を具備する物品識別システムであって、各ＩＤ
コントローラは、データキャリアのメモリをアクセスす
るアドレス領域が設定されたアクセスエリア設定手段８
を有し、所定のアクセスエリアにのみデータを書込み又
は読出すように構成したことを特徴とするものである。
このような特徴を有する本発明によれば、各ＩＤコント
ローラは夫々アクセスエリア設定手段により設定された
データキャリアのメモリの領域にのみアクセスすること
ができるようにしている。
ローラは夫々アクセスエリア設定手段により設定された
データキャリアのメモリの領域にのみアクセスすること
ができるようにしている。
そのため本発明によれば、ＩＤコントローラに接続され
ている上位コンピュータとの間で伝送エラーが生じた場
合にも、データキャリアの他の領域に誤ったデータを書
込んだりデータが破壊されることがなく、システムの安
全性を向上させることができるという効果が得られる。
ている上位コンピュータとの間で伝送エラーが生じた場
合にも、データキャリアの他の領域に誤ったデータを書
込んだりデータが破壊されることがなく、システムの安
全性を向上させることができるという効果が得られる。
第２図は本発明の一実施例による物品識別システムの構
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる物品を保持するバレン）１０ａ
、１０ｂ−・−・−が搬送経路ｌｌ上を搬送するよう構
成されており、各パレット１０ ａ 、 １０ ｂ−
−−−−−−には夫々データキャリア１２ａ、１２ｂが
直接取付けられる。又データキャリア１２ａ、１２ｂに
対向する位置にデータを書込み及び続出すリードライト
ヘッド（以下ＲＷヘッドという）１３ａ、１３ｂ、及び
ＲＷヘッド１３ａ、１３ｂに接続されてその動作を制御
するＩＤコントローラ１４ａ、１４ｂが設けられる。Ｉ
Ｄコントローラ１４ａ、１４ｂは上位のコンピュータに
接続されており、ＲＷヘッド１３ａ、１３ｂとＩＤコン
トローラ１４ａ、１４ｂと共に書込／読出制御ユニット
７を構成している。そして上位コンピュータ１５にはパ
レット１０ａの位置にある物品に所定の加工を行う加工
器１６、及びバレンｌ−１０ｂの位置にある物品に所定
の加工を行う加工器１７が夫々接続されている。
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる物品を保持するバレン）１０ａ
、１０ｂ−・−・−が搬送経路ｌｌ上を搬送するよう構
成されており、各パレット１０ ａ 、 １０ ｂ−
−−−−−−には夫々データキャリア１２ａ、１２ｂが
直接取付けられる。又データキャリア１２ａ、１２ｂに
対向する位置にデータを書込み及び続出すリードライト
ヘッド（以下ＲＷヘッドという）１３ａ、１３ｂ、及び
ＲＷヘッド１３ａ、１３ｂに接続されてその動作を制御
するＩＤコントローラ１４ａ、１４ｂが設けられる。Ｉ
Ｄコントローラ１４ａ、１４ｂは上位のコンピュータに
接続されており、ＲＷヘッド１３ａ、１３ｂとＩＤコン
トローラ１４ａ、１４ｂと共に書込／読出制御ユニット
７を構成している。そして上位コンピュータ１５にはパ
レット１０ａの位置にある物品に所定の加工を行う加工
器１６、及びバレンｌ−１０ｂの位置にある物品に所定
の加工を行う加工器１７が夫々接続されている。
さてＩＤコントローラ１４は第３図にブロック図を示す
ように、データキャリア１２へのデータの書込み及び読
取りを制御するマイクロプロセッサ（ＣＰＵ）２１とそ
のシステムプログラム及びデータを保持するメモリ２２
が設けられ、父上値のコンピュータ１５との入出力を行
う入出力インターフェース２３が設けられる。又ＣＰＵ
２１にはこのＩＤコントローラがアクセスできるメモリ
のアクセスエリアを設定する設定手段であるＤＩＰスイ
ッチ２４が接続される。本実施例ではＤＩＰスイッチ２
４は夫々のＩＤコントローラ毎に後述するようにデータ
キャリアの特定のアクセス可能なエリアであるページが
設定されているものとする。ＲＷヘッド１３はＣＰＵ２
１より出力が与えられデータキャリア１２に伝送すべき
データを変調する変調回路２５と、その出力によって駆
動される送信部２６を有している。送信部２６は例えば
コイルからＦＳＸ変調された信号を出力することによっ
てデータキャリア１２にデータを伝送するものである。
ように、データキャリア１２へのデータの書込み及び読
取りを制御するマイクロプロセッサ（ＣＰＵ）２１とそ
のシステムプログラム及びデータを保持するメモリ２２
が設けられ、父上値のコンピュータ１５との入出力を行
う入出力インターフェース２３が設けられる。又ＣＰＵ
２１にはこのＩＤコントローラがアクセスできるメモリ
のアクセスエリアを設定する設定手段であるＤＩＰスイ
ッチ２４が接続される。本実施例ではＤＩＰスイッチ２
４は夫々のＩＤコントローラ毎に後述するようにデータ
キャリアの特定のアクセス可能なエリアであるページが
設定されているものとする。ＲＷヘッド１３はＣＰＵ２
１より出力が与えられデータキャリア１２に伝送すべき
データを変調する変調回路２５と、その出力によって駆
動される送信部２６を有している。送信部２６は例えば
コイルからＦＳＸ変調された信号を出力することによっ
てデータキャリア１２にデータを伝送するものである。
又データキャリア１２から得られる受信信号は受信部２
７を介して復調回路２８に与えられる。復調回路２８は
この信号を復調してＣＰＵ２１に与えるものである。
７を介して復調回路２８に与えられる。復調回路２８は
この信号を復調してＣＰＵ２１に与えるものである。
次にデータキャリア１２の構成について第４図を参照し
つつ説明する。第４図において、送受信部３１はＲＷヘ
ッド１３より出射される周波数の信号を受信及び送信す
るものであり、その受信出力は復調回路３２に与えられ
る。復調回路３２はこの信号を復調しそのデータを元の
信号に変換して制御部３３に与えている。制御部３３に
はバスを介してメモリ３４、例えばバッテリー３５によ
ってバックアップされたスタティックＲＡＭやＥ２ＦＲ
ＯＭによって構成されるメモリ３４が接続される。制御
部３３はＩＤコントローラ１４から与えられたコマンド
及びデータに従ってデータを書込み又は読出すように制
御するメモリ制御手段２であり、読出されたデータはシ
リアル信号に変換されて変調回路３６を介して送受信部
３１に与えられる。送受信部３１は例えば従来例のよう
に共振回路の共振周波数を異ならせることによって信号
をＲＷヘッド１３側に与えるものである。ここで送受信
部３１．復調回路３２及び変調回路３８はＩＤコントロ
ーラから与えられたコマンドのデータを復調してメモリ
制御手段に与え、読出されたデータを伝送するデータ伝
送手段３を構成している。
つつ説明する。第４図において、送受信部３１はＲＷヘ
ッド１３より出射される周波数の信号を受信及び送信す
るものであり、その受信出力は復調回路３２に与えられ
る。復調回路３２はこの信号を復調しそのデータを元の
信号に変換して制御部３３に与えている。制御部３３に
はバスを介してメモリ３４、例えばバッテリー３５によ
ってバックアップされたスタティックＲＡＭやＥ２ＦＲ
ＯＭによって構成されるメモリ３４が接続される。制御
部３３はＩＤコントローラ１４から与えられたコマンド
及びデータに従ってデータを書込み又は読出すように制
御するメモリ制御手段２であり、読出されたデータはシ
リアル信号に変換されて変調回路３６を介して送受信部
３１に与えられる。送受信部３１は例えば従来例のよう
に共振回路の共振周波数を異ならせることによって信号
をＲＷヘッド１３側に与えるものである。ここで送受信
部３１．復調回路３２及び変調回路３８はＩＤコントロ
ーラから与えられたコマンドのデータを復調してメモリ
制御手段に与え、読出されたデータを伝送するデータ伝
送手段３を構成している。
第５図はデータキャリア１２のメモリ内容を示すメモリ
マツプである。本図に示すようにデータキャリアのメモ
リ３４は例えば複数のページに分割されており、ページ
０はアドレスｒｏ０００Ｊ〜［０ＯＦＦ Ｊ、１ページ
はｒｏ１００Ｊ〜ｒｏＩＦＦＪのように例えば２５６バ
イトづつの領域に設定されている。
マツプである。本図に示すようにデータキャリアのメモ
リ３４は例えば複数のページに分割されており、ページ
０はアドレスｒｏ０００Ｊ〜［０ＯＦＦ Ｊ、１ページ
はｒｏ１００Ｊ〜ｒｏＩＦＦＪのように例えば２５６バ
イトづつの領域に設定されている。
各ページは加工Ｎ （Ｎ＝１．２・−・−・・）のデー
タエリアと加工結果を示す加工Ｎ結果データエリアから
成り立っている。そしてＩＤコントローラ１４ａは例え
ばＯページのみをアクセスすることができるようにＤＩ
Ｐスイッチ２４によってそのアドレスの上位の１バイト
、即ち「００」が設定され、ＩＤコントローラ１４ｂは
１ページのみをアクセスすることができるようにそのＤ
ＩＰスイッチにはアドレスの上位１バイト、即ち「０１
」が設定されているものとする。そしてＯベージは第２
図に示す加工器１６での加工データとその結果のデータ
、１ページでは加工器１７による加工データとその結果
のデータを保持する領域が順次構成されている。こうし
てＩＤコントローラ１４ａ、１４ｂには夫々θページ及
び１ページのアクセスエリアを設定しておくものとする
。
タエリアと加工結果を示す加工Ｎ結果データエリアから
成り立っている。そしてＩＤコントローラ１４ａは例え
ばＯページのみをアクセスすることができるようにＤＩ
Ｐスイッチ２４によってそのアドレスの上位の１バイト
、即ち「００」が設定され、ＩＤコントローラ１４ｂは
１ページのみをアクセスすることができるようにそのＤ
ＩＰスイッチにはアドレスの上位１バイト、即ち「０１
」が設定されているものとする。そしてＯベージは第２
図に示す加工器１６での加工データとその結果のデータ
、１ページでは加工器１７による加工データとその結果
のデータを保持する領域が順次構成されている。こうし
てＩＤコントローラ１４ａ、１４ｂには夫々θページ及
び１ページのアクセスエリアを設定しておくものとする
。
さてこのような物品識別システムの動作を第６図のフロ
ーチャートを参照しつつ説明する。動作を開始すると、
まず上位コンピュータ１５はＩＤコントローラ１４ａに
０ページの所定アドレス「ＸＸＪの加工データを読出す
ようにリードコマンドを送出する。そうすればＩＤコン
トローラ１４ａはステップ４１においてコマンドを受信
するとＤＩＰスイッチ２４よりページデータを取込む（
ステップ４２）。そしてステップ４３に進んでベージデ
ータと処理アドレスから下位の処理アドレスを作成する
。この場合にはページＯの上位１バイト「００」を加え
てアドレスデータｒｏＯＸＸＪとしてデータキャリア１
２をアクセスし、そのデータを読出す。
ーチャートを参照しつつ説明する。動作を開始すると、
まず上位コンピュータ１５はＩＤコントローラ１４ａに
０ページの所定アドレス「ＸＸＪの加工データを読出す
ようにリードコマンドを送出する。そうすればＩＤコン
トローラ１４ａはステップ４１においてコマンドを受信
するとＤＩＰスイッチ２４よりページデータを取込む（
ステップ４２）。そしてステップ４３に進んでベージデ
ータと処理アドレスから下位の処理アドレスを作成する
。この場合にはページＯの上位１バイト「００」を加え
てアドレスデータｒｏＯＸＸＪとしてデータキャリア１
２をアクセスし、そのデータを読出す。
そしてステップ４４においてコマンド処理を実行し、ス
テップ４５において実行結果を上位コンピュータに返信
して処理を終了する。その後加工器１６による加工が行
われると、上位コンピュータ１５は０ベージの加工結果
エリアｒＸＸＪにそのデータを書込むためのライトデー
タを送出する。そうすればＩＤコントローラ１４ａはペ
ージＯの上位の１バイト「００」を加えてアドレスデー
タｒ００ＸＸＪとしてデータキャリア１２をアクセスし
、所定のデータを書込む。
テップ４５において実行結果を上位コンピュータに返信
して処理を終了する。その後加工器１６による加工が行
われると、上位コンピュータ１５は０ベージの加工結果
エリアｒＸＸＪにそのデータを書込むためのライトデー
タを送出する。そうすればＩＤコントローラ１４ａはペ
ージＯの上位の１バイト「００」を加えてアドレスデー
タｒ００ＸＸＪとしてデータキャリア１２をアクセスし
、所定のデータを書込む。
そしてバレット１０ａに搭載されている物品が搬送路１
１を通って第２図のパレソ＋−１ｏｂに示されている第
２の加工位置に達する。そうすれば上位コンピュータ１
５は同様にしてＩＤコントローラ１４ｂにデータキャリ
ア１２のメモリ３４の下位アドレスとリードコマンドを
送出する。ＩＤコントローラはこのアドレスに上位のア
ドレス「０１」を加えてアドレスｒｏＩＸＸＪとしてデ
ータキャリア１２から所定のアドレスの加工２のデータ
を読出し、加工が終了すれば同様にして所定のアドレス
に加工２の結果データを書込む。このように各ＩＤコン
トローラ１４のＤＩＰスイッチ２４にアクセス可能なペ
ージをあらかじめ設定しておくことにより上位コントロ
ーラから送出するアドレスの情報量を少なくすることが
でき、又誤った場合にもデータキャリアの他のアドレス
のデータが乱されることがなくなる。
１を通って第２図のパレソ＋−１ｏｂに示されている第
２の加工位置に達する。そうすれば上位コンピュータ１
５は同様にしてＩＤコントローラ１４ｂにデータキャリ
ア１２のメモリ３４の下位アドレスとリードコマンドを
送出する。ＩＤコントローラはこのアドレスに上位のア
ドレス「０１」を加えてアドレスｒｏＩＸＸＪとしてデ
ータキャリア１２から所定のアドレスの加工２のデータ
を読出し、加工が終了すれば同様にして所定のアドレス
に加工２の結果データを書込む。このように各ＩＤコン
トローラ１４のＤＩＰスイッチ２４にアクセス可能なペ
ージをあらかじめ設定しておくことにより上位コントロ
ーラから送出するアドレスの情報量を少なくすることが
でき、又誤った場合にもデータキャリアの他のアドレス
のデータが乱されることがなくなる。
尚本実施例はあらかじめＩＤコントローラにアクセス可
能なページをＤＩＰスイッチ等で設定するようにしてい
るが、上位のコンピュータから各ＩＤコントローラにペ
ージデータを設定しておき、各ＩＤコントローラはメモ
リにその内容を設定するようにしてもよい。この場合に
も同様にして上位コンピュータからコマンドが受信され
ればページデータにアドレスを加えてデータキャリアに
アクセスすべきアドレスを作成して所定のコマンドを実
行するようにする。
能なページをＤＩＰスイッチ等で設定するようにしてい
るが、上位のコンピュータから各ＩＤコントローラにペ
ージデータを設定しておき、各ＩＤコントローラはメモ
リにその内容を設定するようにしてもよい。この場合に
も同様にして上位コンピュータからコマンドが受信され
ればページデータにアドレスを加えてデータキャリアに
アクセスすべきアドレスを作成して所定のコマンドを実
行するようにする。
又前述した第１実施例はデータキャリアのメモリを複数
のページに分割しページ毎にアクセスを行うようにして
いるが、データキャリアのメモリを任意に分割するよう
にしてもよい。この場合にもブロック図で示される構成
は前述した第１実施例と同様である。本実施例ではＤＩ
Ｐスイッチをデータメモリの２つの異なったアドレス、
例えば００１０〜０ＩＰＦのようにアクセス可能な上限
と下限のアドレスを夫々ＤＩＰスイッチで設定しておく
。
のページに分割しページ毎にアクセスを行うようにして
いるが、データキャリアのメモリを任意に分割するよう
にしてもよい。この場合にもブロック図で示される構成
は前述した第１実施例と同様である。本実施例ではＤＩ
Ｐスイッチをデータメモリの２つの異なったアドレス、
例えば００１０〜０ＩＰＦのようにアクセス可能な上限
と下限のアドレスを夫々ＤＩＰスイッチで設定しておく
。
又ＤＩＰスイッチでの設定に代えてＩＤコントローラ内
のメモリにアクセス可能なアドレスを設定しておいても
よい。そしてこのアクセス可能なエリアにアクセスする
コマンドが上位コンピュータから与えられたときにのみ
データキャリアにアクセスを行い、ライト又はリードコ
マンドを実行するものとする。
のメモリにアクセス可能なアドレスを設定しておいても
よい。そしてこのアクセス可能なエリアにアクセスする
コマンドが上位コンピュータから与えられたときにのみ
データキャリアにアクセスを行い、ライト又はリードコ
マンドを実行するものとする。
第７図はこのようなＩＤコントローラの処理を示すフロ
ーチャートであって、ステップ５１においてコマンドを
受信するとステップ５２に進み、上位コンピュータ１５
から与えられた処理アドレスはＩＤコントローラで設定
されたアドレスの範囲内かどうかをチエツクする。この
アドレスの範囲内にあればステップ５３に進んでコマン
ドを実行する。
ーチャートであって、ステップ５１においてコマンドを
受信するとステップ５２に進み、上位コンピュータ１５
から与えられた処理アドレスはＩＤコントローラで設定
されたアドレスの範囲内かどうかをチエツクする。この
アドレスの範囲内にあればステップ５３に進んでコマン
ドを実行する。
そしてステップ５４に進んでその処理結果を上位コンピ
ュータに送出する。又ステップ５２において処理アドレ
スが設定アドレスの範囲内になければステップ５５に進
んで上位コンピュータにエラーレスポンスを返送する。
ュータに送出する。又ステップ５２において処理アドレ
スが設定アドレスの範囲内になければステップ５５に進
んで上位コンピュータにエラーレスポンスを返送する。
こうすれば誤ったアドレスが上位コンビニーりからＩＤ
コントローラに与えられた場合には、設定アドレスの範
囲内になければそのコマンドは実行されずエラーレスポ
ンスが返送されるため、通信エラーによるデータキャリ
アのデータ破壊の発注の可能性を大幅に少なくすること
ができる。
コントローラに与えられた場合には、設定アドレスの範
囲内になければそのコマンドは実行されずエラーレスポ
ンスが返送されるため、通信エラーによるデータキャリ
アのデータ破壊の発注の可能性を大幅に少なくすること
ができる。
第１図は本発明の全体構成を示す機能ブロック図、第２
図は物品識別システムの全体構成を示す斜視図、第３図
はＩＤコントローラの構成を示すブロック図、第４図は
データキャリアの構成を示すブロック図、第５図はＩＤ
コントローラのメモリマフブ、第６図は第１実施例によ
る１０コントローラの処理を示すフローチャート、第７
図は本願の第２実施例による物品識別システムのＩＤコ
ントローラの処理を示すフローチャートである。 １．３４−・−−一−−メモリ ２・−・・メモリ制
御手段３．５・−・−・・・データ伝送手段 ４，１
２．１２ａ。
図は物品識別システムの全体構成を示す斜視図、第３図
はＩＤコントローラの構成を示すブロック図、第４図は
データキャリアの構成を示すブロック図、第５図はＩＤ
コントローラのメモリマフブ、第６図は第１実施例によ
る１０コントローラの処理を示すフローチャート、第７
図は本願の第２実施例による物品識別システムのＩＤコ
ントローラの処理を示すフローチャートである。 １．３４−・−−一−−メモリ ２・−・・メモリ制
御手段３．５・−・−・・・データ伝送手段 ４，１
２．１２ａ。
Claims (1)
- （１）データを保持するメモリ、及び前記メモリへのデ
ータの書込みデータの読出しを制御するメモリ制御手段
、外部から与えられるコマンドとデータを復調して前記
メモリ制御手段に与え読出されたデータを伝送するデー
タ伝送手段を有し、識別対象である物品に取付けられる
データキャリアと、 前記データキャリアにデータを伝送し送出されたデータ
を受信するデータ伝送手段を有する複数のＩＤコントロ
ーラを含む書込／読出制御ユニットと、を具備する物品
識別システムであって、前記各ＩＤコントローラは、前
記データキャリアのメモリをアクセスするアドレス領域
が設定されたアクセスエリア設定手段を有し、所定のア
クセスエリアにのみデータを書込み又は読出すように構
成したことを特徴とする物品識別システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141660A JPH036685A (ja) | 1989-06-02 | 1989-06-02 | 物品識別システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141660A JPH036685A (ja) | 1989-06-02 | 1989-06-02 | 物品識別システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036685A true JPH036685A (ja) | 1991-01-14 |
Family
ID=15297211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141660A Pending JPH036685A (ja) | 1989-06-02 | 1989-06-02 | 物品識別システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036685A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021647A (ja) * | 1973-06-25 | 1975-03-07 | ||
| JPS551676A (en) * | 1978-06-21 | 1980-01-08 | Toshiba Corp | Memory protect system |
| JPS61195442A (ja) * | 1985-02-26 | 1986-08-29 | Mitsubishi Electric Corp | 記憶保護装置 |
| JPS63156262A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | メモリプロテクト方式 |
| JPS63221950A (ja) * | 1987-03-06 | 1988-09-14 | Omron Tateisi Electronics Co | 物品識別システム |
-
1989
- 1989-06-02 JP JP1141660A patent/JPH036685A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021647A (ja) * | 1973-06-25 | 1975-03-07 | ||
| JPS551676A (en) * | 1978-06-21 | 1980-01-08 | Toshiba Corp | Memory protect system |
| JPS61195442A (ja) * | 1985-02-26 | 1986-08-29 | Mitsubishi Electric Corp | 記憶保護装置 |
| JPS63156262A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | メモリプロテクト方式 |
| JPS63221950A (ja) * | 1987-03-06 | 1988-09-14 | Omron Tateisi Electronics Co | 物品識別システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1313398C (en) | Radio communication system | |
| KR980004157A (ko) | 알에프/아이디 태그를 이용한 물품 관리를 위한 디지털 정보 시스템 및 그의 통신 제어 방법 | |
| JP3007926B2 (ja) | データキャリア及び識別システム | |
| JPH036685A (ja) | 物品識別システム | |
| JPH0430283A (ja) | 識別システム及び物品識別方法 | |
| JP2993008B2 (ja) | 物品識別システム | |
| JPH02260065A (ja) | 物品識別システム | |
| JP2992641B2 (ja) | Ｉｄコントローラ | |
| JPH02294890A (ja) | 物品識別システム | |
| JPH0351938A (ja) | ホストコンピュータ装置 | |
| JPH04289060A (ja) | 物品識別装置 | |
| JPH0372728A (ja) | 物品識別システム | |
| JPH0360535A (ja) | 物品識別システム | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JP3521601B2 (ja) | データ伝送装置及びｉｄシステム | |
| JP2985197B2 (ja) | データ伝送システム及びデータ伝送方法 | |
| JP3050121B2 (ja) | パッケージ設定制御システム | |
| JPH03246604A (ja) | プログラマブルコントローラシステムの入出力情報伝送方式 | |
| JPH036686A (ja) | 物品識別システム | |
| JP3295829B2 (ja) | Ｐｏｓシステム | |
| JPH0685841A (ja) | 通信制御装置 | |
| JPH02250543A (ja) | 物品データ管理システム | |
| JPH03210827A (ja) | データキャリア | |
| JPH02303756A (ja) | 物品識別システム | |
| JPH04284588A (ja) | プログラマブル・リモートｉｄコントローラ |