JPH036814A - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JPH036814A JPH036814A JP14181089A JP14181089A JPH036814A JP H036814 A JPH036814 A JP H036814A JP 14181089 A JP14181089 A JP 14181089A JP 14181089 A JP14181089 A JP 14181089A JP H036814 A JPH036814 A JP H036814A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- recess
- insulating film
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置のコンタクトホール形成方法に
関する。
関する。
従来から、半導体装置におけるコンタクトホールを形成
するにあたっては、第２図（ａ）〜（ｄ）の工程断面図
で示すような方法が採用されている。
するにあたっては、第２図（ａ）〜（ｄ）の工程断面図
で示すような方法が採用されている。
すなわち、この従来方法では、まず、第２図（ａ）で示
すように、半導体基板１を覆う絶縁性波ＷＡ２の表面上
に形成されたレジスト被膜３をパターニングし、コンタ
クトホール用パターン４を形成する。そして、このコン
タクトホール用パターン４を介して等方性ウェットエツ
チングを行うことによって絶縁性被膜２の厚み方向に沿
う上半部を除去し、第２図（ｂ）で示すように、その側
面がレジスト被ｗｊ４３の下側にまで拡がった凹部５を
形成する。
すように、半導体基板１を覆う絶縁性波ＷＡ２の表面上
に形成されたレジスト被膜３をパターニングし、コンタ
クトホール用パターン４を形成する。そして、このコン
タクトホール用パターン４を介して等方性ウェットエツ
チングを行うことによって絶縁性被膜２の厚み方向に沿
う上半部を除去し、第２図（ｂ）で示すように、その側
面がレジスト被ｗｊ４３の下側にまで拡がった凹部５を
形成する。
つぎに、コンタクトホール用パターン４を介して異方性
ドライエツチングを行うことによって凹部５の底面下側
に位置する絶縁性被膜２の下半部を除去し、第２図（ｃ
）で示すように、凹部５よりも狭い幅の凹部６を形成す
る。そこで、これらの連続して形成された両凹部５．６
により、絶縁性被膜２の表面から半導体基板１の表面に
まで至る深さのコンタクトホール７が構成されることに
なる。そののち、第２図（ｄ）で示すように、コンタク
トホール７が形成された絶縁性被膜２の表面からレジス
ト被膜３を除去する。
ドライエツチングを行うことによって凹部５の底面下側
に位置する絶縁性被膜２の下半部を除去し、第２図（ｃ
）で示すように、凹部５よりも狭い幅の凹部６を形成す
る。そこで、これらの連続して形成された両凹部５．６
により、絶縁性被膜２の表面から半導体基板１の表面に
まで至る深さのコンタクトホール７が構成されることに
なる。そののち、第２図（ｄ）で示すように、コンタク
トホール７が形成された絶縁性被膜２の表面からレジス
ト被膜３を除去する。
なお、このコンタクトホール形成工程に続くメタル配線
形成工程（図示していない）においては、レジスト被膜
３が除去された絶縁性被膜２上にメタル層及びレジスト
被膜を形成し、かつ、このレジスト被膜をパターニング
して配線用パターンを形成したのち、この配線用パター
ンを介してエツチングすることにより、所定の線幅とさ
れたメタル配線を形成することになる。
形成工程（図示していない）においては、レジスト被膜
３が除去された絶縁性被膜２上にメタル層及びレジスト
被膜を形成し、かつ、このレジスト被膜をパターニング
して配線用パターンを形成したのち、この配線用パター
ンを介してエツチングすることにより、所定の線幅とさ
れたメタル配線を形成することになる。
（発明が解決しようとする課題〕
ところで、前記従来方法においては、等方性ウェットエ
ツチングによってコンタクトホール７となる凹部５を形
成するため、その深さをあまり深くすることができず、
コンタクトホール７のアスペクト比が大きくなる結果、
メタル配線形成工程で絶縁性被膜２上にメタル層を形成
する際におけるコンタクトホール７の側面や底面に対す
るカバーレンジが悪くなってしまうという不都合が生し
ていた。また、このコンタクトホール７を構成する凹部
５と凹部６との間に角部８が形成されることから、メタ
ル配線のハレーションが起こりやすくなり、その断線を
招いてしまうことにもなっていた。
ツチングによってコンタクトホール７となる凹部５を形
成するため、その深さをあまり深くすることができず、
コンタクトホール７のアスペクト比が大きくなる結果、
メタル配線形成工程で絶縁性被膜２上にメタル層を形成
する際におけるコンタクトホール７の側面や底面に対す
るカバーレンジが悪くなってしまうという不都合が生し
ていた。また、このコンタクトホール７を構成する凹部
５と凹部６との間に角部８が形成されることから、メタ
ル配線のハレーションが起こりやすくなり、その断線を
招いてしまうことにもなっていた。
この発明は、このような不都合の発生を未然に防止する
ことができる半導体装置のコンタクトホール形成方法を
提供することを目的としている。
ことができる半導体装置のコンタクトホール形成方法を
提供することを目的としている。
この発明に係る半導体装置のコンタクトホール形成方法
は、半導体基板の表面を覆う絶縁性被膜上に形成された
レジスト被膜をパターニングし、第１のコンタクトホー
ル用パターンを形成する工程と、第１のコンタクトホー
ル用パターンを介して行う第１回目の異方性ドライエツ
チングにより、前記絶縁性被膜の厚み方向に沿う上半部
のみを前記半導体基板の表面近くまで除去する工程と、
前記レジスト被膜を再びパターニングし、より広幅とさ
れた第２のコンタクトホール用パターンを形成する工程
と、第２のコンタクトホール用パターンを介して行う第
２回目の異方性ドライエツチングにより、前記絶縁性被
膜の上半部に沿う側部を除去すると同時に、その下半部
を除去して２段構成のコンタクトホールを形成する工程
と、前記第２のコンタクトホール用パターンを介して行
う等方性ウェットエツチングにより、前記コンタクトホ
ール内の段差角部を除去する工程とを含んでなることを
特徴とするものである。
は、半導体基板の表面を覆う絶縁性被膜上に形成された
レジスト被膜をパターニングし、第１のコンタクトホー
ル用パターンを形成する工程と、第１のコンタクトホー
ル用パターンを介して行う第１回目の異方性ドライエツ
チングにより、前記絶縁性被膜の厚み方向に沿う上半部
のみを前記半導体基板の表面近くまで除去する工程と、
前記レジスト被膜を再びパターニングし、より広幅とさ
れた第２のコンタクトホール用パターンを形成する工程
と、第２のコンタクトホール用パターンを介して行う第
２回目の異方性ドライエツチングにより、前記絶縁性被
膜の上半部に沿う側部を除去すると同時に、その下半部
を除去して２段構成のコンタクトホールを形成する工程
と、前記第２のコンタクトホール用パターンを介して行
う等方性ウェットエツチングにより、前記コンタクトホ
ール内の段差角部を除去する工程とを含んでなることを
特徴とするものである。
上記方法によれば、２回にわたる異方性ドライエ、チン
グによって半導体基板の表面近くに段差を有する２段構
成のコンタクトホールを形成し、かつ、等方性ウェット
エツチングによってコンタクトホール内の段差角部を除
去しているので、そのアスペクト比が小さくなってメタ
ル配線のカバーレッジが良くなるとともに、メタル配線
のハレーションが起こりにくくなる。
グによって半導体基板の表面近くに段差を有する２段構
成のコンタクトホールを形成し、かつ、等方性ウェット
エツチングによってコンタクトホール内の段差角部を除
去しているので、そのアスペクト比が小さくなってメタ
ル配線のカバーレッジが良くなるとともに、メタル配線
のハレーションが起こりにくくなる。
以下、この発明の実施例を図面に基づいて説明する。
第１図（ａ）〜（ｆ）は半導体ｉｔのコンタクトホール
形成方法を手順を追って示す工程断面図である。なお、
第１図（ａ）〜＜ｆ＞ において、前述した従来方法を
示す第２図（ａ）〜（ｄ）と互いに同一もしくは相当す
る部品、部分については同一符号を付している。
形成方法を手順を追って示す工程断面図である。なお、
第１図（ａ）〜＜ｆ＞ において、前述した従来方法を
示す第２図（ａ）〜（ｄ）と互いに同一もしくは相当す
る部品、部分については同一符号を付している。
この方法においては、まず、第１図（ａ）で示すように
、半導体基板１を覆う絶縁性被膜２上に形成されたレジ
スト被Ｗｊ３をパターニングし、第１のコンタクトホー
ル用パターン１０を形成する。
、半導体基板１を覆う絶縁性被膜２上に形成されたレジ
スト被Ｗｊ３をパターニングし、第１のコンタクトホー
ル用パターン１０を形成する。
そして、この第１のコンタクトホール用パターン１０を
介して第１回目の異方性ドライエツチングを行うことに
より、絶縁性被膜２の厚み方向に沿う上半部のみを除去
すると、第１図（ｂ）で示すような凹部１１が形成され
ることになる。なお、このとき、形成される凹部１１の
深さが絶縁性被膜２の厚みの１／２ないし２／３程度と
なるように異方性ドライエツチングを制御することが望
ましい。
介して第１回目の異方性ドライエツチングを行うことに
より、絶縁性被膜２の厚み方向に沿う上半部のみを除去
すると、第１図（ｂ）で示すような凹部１１が形成され
ることになる。なお、このとき、形成される凹部１１の
深さが絶縁性被膜２の厚みの１／２ないし２／３程度と
なるように異方性ドライエツチングを制御することが望
ましい。
つぎに、レジスト被膜３を再びパターニングし、第１図
（Ｃ）で示すように、第１のコンタクトホールｌＯより
も広幅とされた第２のコンタクトホール用パターン１２
を形成する。そして、第２のコンタクトホール用パター
ン１２を介して第２回目の異方性ドライエツチングを行
い、第１１１（ｄ）で示すように、絶縁性被膜２の上半
部に沿う側部、すなわち、凹部１１の側部を除去してよ
り広幅の凹部１３を形成すると同時に、この凹部１１の
底面に露出した絶縁性被膜２の下半部を除去して凹部１
４を形成する。すると、広幅の凹部１３と、これよりも
狭い幅の凹部１４とが連続して形成されることになり、
絶縁性被膜２の表面がら半導体基板ｌの表面にまで至る
深さで２段構成のコンタクトホール１５が形成されるこ
とになる。
（Ｃ）で示すように、第１のコンタクトホールｌＯより
も広幅とされた第２のコンタクトホール用パターン１２
を形成する。そして、第２のコンタクトホール用パター
ン１２を介して第２回目の異方性ドライエツチングを行
い、第１１１（ｄ）で示すように、絶縁性被膜２の上半
部に沿う側部、すなわち、凹部１１の側部を除去してよ
り広幅の凹部１３を形成すると同時に、この凹部１１の
底面に露出した絶縁性被膜２の下半部を除去して凹部１
４を形成する。すると、広幅の凹部１３と、これよりも
狭い幅の凹部１４とが連続して形成されることになり、
絶縁性被膜２の表面がら半導体基板ｌの表面にまで至る
深さで２段構成のコンタクトホール１５が形成されるこ
とになる。
さらに、第２のコンタクトホール用パターン１２を介し
て等方性ウェットエツチングを行うことにより、第１図
（ｅ）で示すように、コンタクトホール１５内の段差角
部１６を除去したのち、第１図（ｆ）で示すように、コ
ンタクトホール１５が形成された絶縁性被膜２の表面か
らレジスト被ＩＩ！３を除去する。
て等方性ウェットエツチングを行うことにより、第１図
（ｅ）で示すように、コンタクトホール１５内の段差角
部１６を除去したのち、第１図（ｆ）で示すように、コ
ンタクトホール１５が形成された絶縁性被膜２の表面か
らレジスト被ＩＩ！３を除去する。
なお、このコンタクトホール形成工程に続くメタル配線
形成工程の内容については、従来例と同様であるから、
ここでの説明は省略する。
形成工程の内容については、従来例と同様であるから、
ここでの説明は省略する。
以上説明したように、この発明に係る半導体装置のコン
タクトホール形成方法によれば、２回にわたる異方性ド
ライエツチングにより、半導体基板の表面近くに段差を
有する広幅の凹部及び狭い幅の凹部からなる２段構成の
コンタクトホールを形成するとともに、このコンタクト
ホール内の段差角部を等方性ウェットエツチングによっ
て除去することになる。そのため、コンタクトホールの
アスペクト比が小さくなってメタル配線のカバーレンジ
が良くなるとともに、メタル配線のハレーションが起こ
りにくく、その断線を招くことがないという優れた効果
が得られることになる。
タクトホール形成方法によれば、２回にわたる異方性ド
ライエツチングにより、半導体基板の表面近くに段差を
有する広幅の凹部及び狭い幅の凹部からなる２段構成の
コンタクトホールを形成するとともに、このコンタクト
ホール内の段差角部を等方性ウェットエツチングによっ
て除去することになる。そのため、コンタクトホールの
アスペクト比が小さくなってメタル配線のカバーレンジ
が良くなるとともに、メタル配線のハレーションが起こ
りにくく、その断線を招くことがないという優れた効果
が得られることになる。
第１図（ａ）〜Ｃｆ） は本発明に係る半導体装置の
コンタクトホール形成方法を手順を追って示す工程断面
図であり、第２図°（ａ）〜（ｄ）は従来例に係る半導
体装置のコンタクトホール形成方法を示す工程断面図で
ある。 図における符号１は半導体基板、２は絶縁性被膜、３は
レジスト被膜、１０は第１のコンタクトホール用パター
ン、１２は第２のコンタクトホール用パターン、１５は
コンタクトホール、１６は段差角部である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。 ２・ｖＡ縁注性被 膜 レジスト被膜 （ａ） （ｃ） 第１図 （ｂ） １ （ｃ） （ｅ） （ｆ） 第２ 図 （、ｂ） （ｄ） 二一一一一一一二
コンタクトホール形成方法を手順を追って示す工程断面
図であり、第２図°（ａ）〜（ｄ）は従来例に係る半導
体装置のコンタクトホール形成方法を示す工程断面図で
ある。 図における符号１は半導体基板、２は絶縁性被膜、３は
レジスト被膜、１０は第１のコンタクトホール用パター
ン、１２は第２のコンタクトホール用パターン、１５は
コンタクトホール、１６は段差角部である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。 ２・ｖＡ縁注性被 膜 レジスト被膜 （ａ） （ｃ） 第１図 （ｂ） １ （ｃ） （ｅ） （ｆ） 第２ 図 （、ｂ） （ｄ） 二一一一一一一二
Claims (1)
- （１）半導体基板の表面を覆う絶縁性被膜上に形成され
たレジスト被膜をパターニングし、第１のコンタクトホ
ール用パターンを形成する工程と、第１のコンタクトホ
ール用パターンを介して行う第１回目の異方性ドライエ
ッチングにより、前記絶縁性被膜の厚み方向に沿う上半
部のみを前記半導体基板の表面近くまで除去する工程と
、前記レジスト被膜を再びパターニングし、より広幅と
された第２のコンタクトホール用パターンを形成する工
程と、 第２のコンタクトホール用パターンを介して行う第２回
目の異方性ドライエッチングにより、前記絶縁性被膜の
上半部に沿う側部を除去すると同時に、その下半部を除
去して２段構成のコンタクトホールを形成する工程と、 前記第２のコンタクトホール用パターンを介して行う等
方性ウェットエッチングにより、前記コンタクトホール
内の段差角部を除去する工程とを含んでなることを特徴
とする半導体装置のコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14181089A JPH036814A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14181089A JPH036814A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置のコンタクトホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036814A true JPH036814A (ja) | 1991-01-14 |
Family
ID=15300659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14181089A Pending JPH036814A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036814A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674355A (en) * | 1994-07-12 | 1997-10-07 | International Business Machines Corp. | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
| KR100301031B1 (ko) * | 1994-01-27 | 2002-11-18 | 삼성전자 주식회사 | 반도체장치의제조방법 |
| JP2007530990A (ja) * | 2004-01-20 | 2007-11-01 | ポリヴィジョン コーポレイション | 対話型ディスプレイシステム |
-
1989
- 1989-06-02 JP JP14181089A patent/JPH036814A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301031B1 (ko) * | 1994-01-27 | 2002-11-18 | 삼성전자 주식회사 | 반도체장치의제조방법 |
| US5674355A (en) * | 1994-07-12 | 1997-10-07 | International Business Machines Corp. | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
| US5679269A (en) * | 1994-07-12 | 1997-10-21 | International Business Machines, Corp. | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
| JP2007530990A (ja) * | 2004-01-20 | 2007-11-01 | ポリヴィジョン コーポレイション | 対話型ディスプレイシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566759B1 (en) | Self-aligned contact areas for sidewall image transfer formed conductors | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JPH036814A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR0141772B1 (ko) | 바이어홀 형성방법 | |
| JPS6281043A (ja) | 半導体装置の製造方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPH01223747A (ja) | 半導体装置の製造方法 | |
| KR19980048790A (ko) | 반도체 소자의 메탈콘택 및 라인 형성방법 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS6377164A (ja) | 電界効果トランジスタ | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| KR950006991A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPH0319227A (ja) | 半導体装置の製造方法 | |
| KR960002565A (ko) | 콘택홀 형성방법 | |
| JPS61188937A (ja) | 半導体装置の製造方法 | |
| JPH03101134A (ja) | 半導体装置の製造方法 | |
| KR20030001908A (ko) | 반도체소자의 배선 및 그 형성방법 | |
| JPH03219631A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 |