JPH0368349B2 - - Google Patents
Info
- Publication number
- JPH0368349B2 JPH0368349B2 JP55071722A JP7172280A JPH0368349B2 JP H0368349 B2 JPH0368349 B2 JP H0368349B2 JP 55071722 A JP55071722 A JP 55071722A JP 7172280 A JP7172280 A JP 7172280A JP H0368349 B2 JPH0368349 B2 JP H0368349B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- vref
- vin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は集積化するのに最適なウインドコン
パレータ回路に関する。
パレータ回路に関する。
入力信号電圧がどれ位のレベルにあるかを判定
するためにはウインドコンパレータ回路が用いら
れる。この回路は入力信号電圧が一定の範囲内に
あるときには論理１レベル信号（または論理０レ
ベル信号）を出力し、それ以下あるいは以上のと
きには論理０レベル信号（または論理１レベル信
号）を出力するものである。第１図は従来のウイ
ンドコンパレータ回路の一例を示す回路構成図で
あり、第２図はその動作を示す波形図である。第
１図に示すようにこの回路は、高レベルの基準電
圧Vref(H)を正側（＋）入力とするとともに入力
電圧Vinを負側（−）入力とするコンパレータA1
と、入力電圧Vinを正側（＋）入力とするととも
に低レベルの基準電圧Vref(L)を負側（−）入力
とするコンパレータA2と、この両コンパレータ
A1，A2の論理出力信号を入力とするアンドゲー
ト回路ANとから構成されている。なお、上記各
電圧Vin、Vref(H)，Vref(L)はすべて正極性の電圧
であるとする。いま入力電圧Vinが低レベル側の
基準電圧Vref(L)よりも低い場合（Vin〓Vref(L)）、
コンパレータA2の出力信号は論理０レベルにな
るため、このときアンドゲート回路ANの論理は
成立せずその出力信号は論理０レベルになる。ま
た、入力電圧Vinが高レベル側の基準電圧Vref(H)
よりも高い場合（Vin＜Vref(H)）には、今度はコ
ンパレータA1の出力信号が論理０レベルになる
ため、このときもアンドゲート回路ANの論理は
成立せずその出力信号は論理０レベルになる。一
方、入力電圧VinがVref(L)とVref(H)との間の範囲
内にある場合（Vref(L)＜Vin＜Vref(H)）、コンパ
レータA1，A2の出力信号はともに論理１レベル
になるため、このときにはアンドゲート回路AN
の論理が成立しその出力信号は論理１レベルにな
る。したがつてこの回路はウインドコンパレータ
回路として動作する。
するためにはウインドコンパレータ回路が用いら
れる。この回路は入力信号電圧が一定の範囲内に
あるときには論理１レベル信号（または論理０レ
ベル信号）を出力し、それ以下あるいは以上のと
きには論理０レベル信号（または論理１レベル信
号）を出力するものである。第１図は従来のウイ
ンドコンパレータ回路の一例を示す回路構成図で
あり、第２図はその動作を示す波形図である。第
１図に示すようにこの回路は、高レベルの基準電
圧Vref(H)を正側（＋）入力とするとともに入力
電圧Vinを負側（−）入力とするコンパレータA1
と、入力電圧Vinを正側（＋）入力とするととも
に低レベルの基準電圧Vref(L)を負側（−）入力
とするコンパレータA2と、この両コンパレータ
A1，A2の論理出力信号を入力とするアンドゲー
ト回路ANとから構成されている。なお、上記各
電圧Vin、Vref(H)，Vref(L)はすべて正極性の電圧
であるとする。いま入力電圧Vinが低レベル側の
基準電圧Vref(L)よりも低い場合（Vin〓Vref(L)）、
コンパレータA2の出力信号は論理０レベルにな
るため、このときアンドゲート回路ANの論理は
成立せずその出力信号は論理０レベルになる。ま
た、入力電圧Vinが高レベル側の基準電圧Vref(H)
よりも高い場合（Vin＜Vref(H)）には、今度はコ
ンパレータA1の出力信号が論理０レベルになる
ため、このときもアンドゲート回路ANの論理は
成立せずその出力信号は論理０レベルになる。一
方、入力電圧VinがVref(L)とVref(H)との間の範囲
内にある場合（Vref(L)＜Vin＜Vref(H)）、コンパ
レータA1，A2の出力信号はともに論理１レベル
になるため、このときにはアンドゲート回路AN
の論理が成立しその出力信号は論理１レベルにな
る。したがつてこの回路はウインドコンパレータ
回路として動作する。
しかしながら上記従来回路を、標準化されたゲ
ート回路によつて構成する場合、その素子数が60
素子にもなつてしまうため、従来回路は集積化す
るのに不適当であつた。
ート回路によつて構成する場合、その素子数が60
素子にもなつてしまうため、従来回路は集積化す
るのに不適当であつた。
この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは、素子数
を大幅に削減することができもつて集積化するの
に最適なウインドコンパレータ回路を提供するこ
とにある。
たものであり、その目的とするところは、素子数
を大幅に削減することができもつて集積化するの
に最適なウインドコンパレータ回路を提供するこ
とにある。
以下図面を参照してこの発明の一実施例を説明
する。第３図はこの発明のウインドコンパレータ
回路の一実施例を示す回路構成図である。図にお
いて互いにエミツタが接続された二つのNPNト
ランジスタ１１，１２は差動増幅対１３を構成
し、一方のトランジスタ１１のベースには入力電
圧Vinが、他方のトランジスタ１２のベースには
高レベルの基準電圧Vref(H)がそれぞれ供給され
る。そして上記両トランジスタ１１，１２のエミ
ツタ共通接続点と電源の低電位側（−）との間に
は、上記差動増幅対１３を駆動するための、2Iな
る電流を流し込む電流源１４が挿入される。また
互いにエミツタが接続された二つのNPNトラン
ジスタ１５，１６は、上記と同様に、もう一つの
差動増幅対１７を構成し、この一方のトランジス
タ１５のベースには上記入力電圧Vinが、他方の
トランジスタ１６のベースには低レベルの基準電
圧Vref(L)がそれぞれ供給される。そして上記両
トランジスタ１５，１６のエミツタ共通接続点と
電源の低電位側（−）との間には、上記差動増幅
対１７を駆動するための、2Iなる電流を流し込む
電流源１８が挿入される。
する。第３図はこの発明のウインドコンパレータ
回路の一実施例を示す回路構成図である。図にお
いて互いにエミツタが接続された二つのNPNト
ランジスタ１１，１２は差動増幅対１３を構成
し、一方のトランジスタ１１のベースには入力電
圧Vinが、他方のトランジスタ１２のベースには
高レベルの基準電圧Vref(H)がそれぞれ供給され
る。そして上記両トランジスタ１１，１２のエミ
ツタ共通接続点と電源の低電位側（−）との間に
は、上記差動増幅対１３を駆動するための、2Iな
る電流を流し込む電流源１４が挿入される。また
互いにエミツタが接続された二つのNPNトラン
ジスタ１５，１６は、上記と同様に、もう一つの
差動増幅対１７を構成し、この一方のトランジス
タ１５のベースには上記入力電圧Vinが、他方の
トランジスタ１６のベースには低レベルの基準電
圧Vref(L)がそれぞれ供給される。そして上記両
トランジスタ１５，１６のエミツタ共通接続点と
電源の低電位側（−）との間には、上記差動増幅
対１７を駆動するための、2Iなる電流を流し込む
電流源１８が挿入される。
また図において互いにベースが接続されかつそ
れぞれのエミツタが電源の高電位側（＋）に接続
された二つのPNPトランジスタ１９，２０は、
一方のトランジスタ１９のベース、コレクタ間が
短絡されて電流ミラー回路２１を構成している。
そして上記電流ミラー回路２１の電流入力側であ
るトランジスタ１９のベース、コレクタ接続点に
は、前記トランジスタ１１，１６のコレクタがと
もに接続される。なお、前記トランジスタ１２，
１５のコレクタはともに電源の高電位側（＋）に
接続される。また、上記電流ミラー回路２１の電
流出力側であるトランジスタ２０のコレクタと、
電源の低電位側（−）との間には、Ｉなる電流を
流し込む電流源２２が挿入される。
れぞれのエミツタが電源の高電位側（＋）に接続
された二つのPNPトランジスタ１９，２０は、
一方のトランジスタ１９のベース、コレクタ間が
短絡されて電流ミラー回路２１を構成している。
そして上記電流ミラー回路２１の電流入力側であ
るトランジスタ１９のベース、コレクタ接続点に
は、前記トランジスタ１１，１６のコレクタがと
もに接続される。なお、前記トランジスタ１２，
１５のコレクタはともに電源の高電位側（＋）に
接続される。また、上記電流ミラー回路２１の電
流出力側であるトランジスタ２０のコレクタと、
電源の低電位側（−）との間には、Ｉなる電流を
流し込む電流源２２が挿入される。
さらに上記トランジスタ２０のコレクタには出
力用のNPNトランジスタ２３のベースが接続さ
れる。このトランジスタ２３のエミツタは電源の
低電位側（−）に接続され、コレクタは負荷２４
を介して電源の高電位側（＋）に結合される。ま
た上記トランジスタ２３のコレクタには出力端子
２５が設けられる。
力用のNPNトランジスタ２３のベースが接続さ
れる。このトランジスタ２３のエミツタは電源の
低電位側（−）に接続され、コレクタは負荷２４
を介して電源の高電位側（＋）に結合される。ま
た上記トランジスタ２３のコレクタには出力端子
２５が設けられる。
なお、上記各電圧Vin、Vref(H)、Vref(L)は従来
と同様にすべての正極性の電圧であるとする。
と同様にすべての正極性の電圧であるとする。
次に上記のように構成された回路の動作を説明
する。まず、一方の差動増幅対１３において、
VinがVref(H)よりも十分に低くければ、トランジ
スタ１１は十分にオフ、トランジスタ１２は十分
にオンとなり、電流源１４から流れ出る2Iの電流
は十分にオンしているトランジスタ１２のみを介
して流れることになる。ここでVinを順次高くし
ていき、Vref(H)に近ずけると、いままでオフし
ていたトランジスタ１１がオンし始め、このトラ
ンジスタ１１にも電流が流れ始める。そして、
Vin＝Vref(H)になると両トランジスタ１１，１２
のオン状態が等しくなり、電流源１４から流れ出
る2Iの電流は両トランジスタ１１，１２を等分に
介して流れることになる。さらにVinを高くして
いき、VinがVref(H)よりも十分に高くなると、今
度はトランジスタ１１が十分にオン、トランジス
タ１２が十分にオフとなり、電流源１４から流れ
る2Iの電流は十分にオンしているトランジスタ１
１のみを介して流れることになる。したがつて、
トランジスタ１１のコレクタ電流をI1とすれば、
そのVinに対する変化は第４図ａに示すようにな
る。なお、第４図ａにおいてVin＝Vref(H)付近の
I1の変化は直線によつて近似し、簡略化してあ
る。
する。まず、一方の差動増幅対１３において、
VinがVref(H)よりも十分に低くければ、トランジ
スタ１１は十分にオフ、トランジスタ１２は十分
にオンとなり、電流源１４から流れ出る2Iの電流
は十分にオンしているトランジスタ１２のみを介
して流れることになる。ここでVinを順次高くし
ていき、Vref(H)に近ずけると、いままでオフし
ていたトランジスタ１１がオンし始め、このトラ
ンジスタ１１にも電流が流れ始める。そして、
Vin＝Vref(H)になると両トランジスタ１１，１２
のオン状態が等しくなり、電流源１４から流れ出
る2Iの電流は両トランジスタ１１，１２を等分に
介して流れることになる。さらにVinを高くして
いき、VinがVref(H)よりも十分に高くなると、今
度はトランジスタ１１が十分にオン、トランジス
タ１２が十分にオフとなり、電流源１４から流れ
る2Iの電流は十分にオンしているトランジスタ１
１のみを介して流れることになる。したがつて、
トランジスタ１１のコレクタ電流をI1とすれば、
そのVinに対する変化は第４図ａに示すようにな
る。なお、第４図ａにおいてVin＝Vref(H)付近の
I1の変化は直線によつて近似し、簡略化してあ
る。
また、他方の差動増幅対１７において、Vinが
Vref(L)よりも十分に低くければ、トランジスタ
１５は十分にオフ、トランジスタ１６は十分にオ
ンとなり、電流源１８から流れる2Iの電流は十分
にオンしているトランジスタ１６のみを介して流
れることになる。ここで前記と同様に、Vinを順
次高くしていき、Vref(L)に近ずけると、いまま
でオフしていたトランジスタ１５がオンし始め、
このトランジスタ１５にも電流が流れ始める。そ
して、Vin＝Vref(L)になると両トランジスタ１
５，１６のオン状態が等しくなり、電流源１８か
ら流れる2Iの電流は両トランジスタ１５，１６を
等分に介して流れることになる。さらにVinを高
くしていき、VinがVref(L)よりも十分に高くなる
と、今度はトランジスタ１５が十分にオン、トラ
ンジスタ１６が十分にオフとなり、電流源１８か
ら流れる2Iの電流は十分にオンしているトランジ
スタ１５のみを介して流れることになる。したが
つて、トランジスタ１６のコレクタ電流をI2とす
れば、そのVinに対する変化は第４図ｂに示すよ
うになる。なお、第４図ｂにおいてもVin＝Vref
(L)付近のI2の変化は直線によつて近似し、簡略化
してある。
Vref(L)よりも十分に低くければ、トランジスタ
１５は十分にオフ、トランジスタ１６は十分にオ
ンとなり、電流源１８から流れる2Iの電流は十分
にオンしているトランジスタ１６のみを介して流
れることになる。ここで前記と同様に、Vinを順
次高くしていき、Vref(L)に近ずけると、いまま
でオフしていたトランジスタ１５がオンし始め、
このトランジスタ１５にも電流が流れ始める。そ
して、Vin＝Vref(L)になると両トランジスタ１
５，１６のオン状態が等しくなり、電流源１８か
ら流れる2Iの電流は両トランジスタ１５，１６を
等分に介して流れることになる。さらにVinを高
くしていき、VinがVref(L)よりも十分に高くなる
と、今度はトランジスタ１５が十分にオン、トラ
ンジスタ１６が十分にオフとなり、電流源１８か
ら流れる2Iの電流は十分にオンしているトランジ
スタ１５のみを介して流れることになる。したが
つて、トランジスタ１６のコレクタ電流をI2とす
れば、そのVinに対する変化は第４図ｂに示すよ
うになる。なお、第４図ｂにおいてもVin＝Vref
(L)付近のI2の変化は直線によつて近似し、簡略化
してある。
一方、電流ミラー回路２１の入力電流として上
記トランジスタ１１，１６のコレクタ電流の和電
流すなわちI1＋I2が供給されるため、その出力電
流もI1＋I2となる。ここで電流ミラー回路２１の
電流出力側であるトランジスタ２０のコレクタ
と、電源の低電位側（−）との間には、Ｉなる電
流を流し込む電流源２２が挿入されているため、
出力用のトランジスタ２３のベース電流IBの変化
は第４図ｃに示すように、I1＋I2の波形をＩだけ
負側に平行移動したものとなる。なお、上記ベー
ス電流IBは第３図中の矢印の向きを正極性としこ
れと逆向きを負極性としている。出力用のトラン
ジスタ２３はそのベース電流IBが正極性のときに
オンし、このとき出力端子２５の信号Voutは第
４図ｄに示すように論理０レベル（電源の低電位
側）となる。一方、上記トランジスタ２３はその
ベース電流IBが負極性のときにはオフし、このと
き出力端子２５の信号Voutは第４図ｄに示すよ
うに論理１レベル（電源の高電位側）となる。し
たがつて第４図ｄから明らかなように、この回路
は、Vin＜Vref(L)のとき、Voutは論理０レベ
ル。Vref(L)＜Vin＜Vref(H)のとき、Voutは論
理１レベル。Vref(H)＜Vinのとき、Voutは論
理０レベル。となり、ウインドコンパレータ回路
として動作する。
記トランジスタ１１，１６のコレクタ電流の和電
流すなわちI1＋I2が供給されるため、その出力電
流もI1＋I2となる。ここで電流ミラー回路２１の
電流出力側であるトランジスタ２０のコレクタ
と、電源の低電位側（−）との間には、Ｉなる電
流を流し込む電流源２２が挿入されているため、
出力用のトランジスタ２３のベース電流IBの変化
は第４図ｃに示すように、I1＋I2の波形をＩだけ
負側に平行移動したものとなる。なお、上記ベー
ス電流IBは第３図中の矢印の向きを正極性としこ
れと逆向きを負極性としている。出力用のトラン
ジスタ２３はそのベース電流IBが正極性のときに
オンし、このとき出力端子２５の信号Voutは第
４図ｄに示すように論理０レベル（電源の低電位
側）となる。一方、上記トランジスタ２３はその
ベース電流IBが負極性のときにはオフし、このと
き出力端子２５の信号Voutは第４図ｄに示すよ
うに論理１レベル（電源の高電位側）となる。し
たがつて第４図ｄから明らかなように、この回路
は、Vin＜Vref(L)のとき、Voutは論理０レベ
ル。Vref(L)＜Vin＜Vref(H)のとき、Voutは論
理１レベル。Vref(H)＜Vinのとき、Voutは論
理０レベル。となり、ウインドコンパレータ回路
として動作する。
ところで上記実施例回路は電流源１４，１８，
２２を含めて11素子あれば構成することができる
ため、従来の60素子に比らべてその素子数を大幅
に削減することができる。したがつて集積化する
場合のチツプサイズの小型化を図ることができ
る。
２２を含めて11素子あれば構成することができる
ため、従来の60素子に比らべてその素子数を大幅
に削減することができる。したがつて集積化する
場合のチツプサイズの小型化を図ることができ
る。
第５図は上記第３図に示す実施例回路を具体的
に示したものである。図において、電源の高電位
側（＋）と低電位側（−）との間に直列接続され
た三つの抵抗３１，３２，３３は前記二つの基準
電圧Vref(H)、Vref(L)を得るためのものである。
また四つのNPNトランジスタ３４〜３７と一つ
の抵抗３８は前記三つの電流源１４，１８，２２
を含む電流源３９である。この電流源３９におい
て、Ｉ、2Iの電流を得るために、上記トランジス
タ３５，３６はトランジスタ３４に比べて２倍の
幾何的寸法をもつ構造のものが用いられている。
に示したものである。図において、電源の高電位
側（＋）と低電位側（−）との間に直列接続され
た三つの抵抗３１，３２，３３は前記二つの基準
電圧Vref(H)、Vref(L)を得るためのものである。
また四つのNPNトランジスタ３４〜３７と一つ
の抵抗３８は前記三つの電流源１４，１８，２２
を含む電流源３９である。この電流源３９におい
て、Ｉ、2Iの電流を得るために、上記トランジス
タ３５，３６はトランジスタ３４に比べて２倍の
幾何的寸法をもつ構造のものが用いられている。
第６図は上記第５図に示す具体的に回路におい
て、電源の高電位側を10（Ｖ）、低電位側を０（Ｖ）
とし、さらに抵抗３１，３２，３３をそれぞれ20
（KΩ）、10（KΩ）、20（KΩ）に設定してVref(L)を
４（Ｖ）に、Vref(H)を６（Ｖ）とし、抵抗３８を
100（KΩ）に設定して前記電流源２２の電流Ｉを
100（μA）、前記電流源１４，１８の電流2Iを200
（μA）として、Vinを０（Ｖ）から順次高くして
いつたときのVoutの変化を測定したものである。
なお、前記負荷２４として50（KΩ）の抵抗を接
続した。第６図から明らかなように、Voutが反
転する点はVinが3.95（Ｖ）と5.90（Ｖ）の点であ
る。そしてこれに対応する基準電圧Vref(L)は４
（Ｖ）、Vref(H)は６（Ｖ）であるから、このときの
Vinの誤差は低レベル側で0.05（Ｖ）、高レベル側
で0.1（Ｖ）であり極めて小さい値となる。なお、
上記誤差は実験によつて20（ｍＶ）以下にできる
ことが確認されている。
て、電源の高電位側を10（Ｖ）、低電位側を０（Ｖ）
とし、さらに抵抗３１，３２，３３をそれぞれ20
（KΩ）、10（KΩ）、20（KΩ）に設定してVref(L)を
４（Ｖ）に、Vref(H)を６（Ｖ）とし、抵抗３８を
100（KΩ）に設定して前記電流源２２の電流Ｉを
100（μA）、前記電流源１４，１８の電流2Iを200
（μA）として、Vinを０（Ｖ）から順次高くして
いつたときのVoutの変化を測定したものである。
なお、前記負荷２４として50（KΩ）の抵抗を接
続した。第６図から明らかなように、Voutが反
転する点はVinが3.95（Ｖ）と5.90（Ｖ）の点であ
る。そしてこれに対応する基準電圧Vref(L)は４
（Ｖ）、Vref(H)は６（Ｖ）であるから、このときの
Vinの誤差は低レベル側で0.05（Ｖ）、高レベル側
で0.1（Ｖ）であり極めて小さい値となる。なお、
上記誤差は実験によつて20（ｍＶ）以下にできる
ことが確認されている。
第７図はこの発明の他の実施例の構成を示すも
のである。上記実施例ではVinがVref(L)とVref(H)
との間の範囲内にあるときにVoutが論理１レベ
ル、それ以外の範囲のときには論理０レベルとな
る場合について説明したが、この実施例ではこれ
とは逆に、VinがVref(L)とVref(H)との間の範囲内
にあるときにVoutが論理０レベル、それ以外の
範囲のときには論理１レベルとなるようにしたも
のである。このために第７図に示す実施例回路で
は、前記電流ミラー回路２１の電流入力側である
トランジスタ１９のベース、コレクタ接続点に
は、前記トランジスタ１２，１５のコレクタがと
もに接続され、またトランジスタ１１，１６のコ
レクタはともに電源の高電位側に接続される。し
たがつて電流ミラー回路の入力電流として、上記
トランジスタ１４，１８の各コレクタ電流I3，I4
の和電流I3＋I4が供給される。さらにまた前記電
流源１４，１８の電流は従来と同様にともに2Iに
設定され、一方、前記電流源２２の電流は3Iに設
定される。
のである。上記実施例ではVinがVref(L)とVref(H)
との間の範囲内にあるときにVoutが論理１レベ
ル、それ以外の範囲のときには論理０レベルとな
る場合について説明したが、この実施例ではこれ
とは逆に、VinがVref(L)とVref(H)との間の範囲内
にあるときにVoutが論理０レベル、それ以外の
範囲のときには論理１レベルとなるようにしたも
のである。このために第７図に示す実施例回路で
は、前記電流ミラー回路２１の電流入力側である
トランジスタ１９のベース、コレクタ接続点に
は、前記トランジスタ１２，１５のコレクタがと
もに接続され、またトランジスタ１１，１６のコ
レクタはともに電源の高電位側に接続される。し
たがつて電流ミラー回路の入力電流として、上記
トランジスタ１４，１８の各コレクタ電流I3，I4
の和電流I3＋I4が供給される。さらにまた前記電
流源１４，１８の電流は従来と同様にともに2Iに
設定され、一方、前記電流源２２の電流は3Iに設
定される。
上記のように構成された回路のまず一方の差動
増幅対１３において、Vinを順次高くしていくと
上記実施例と同様にトランジスタ１１，１２に電
流が流れる。したがつて、トランジスタ１２のコ
レクタ電流I3のVinに対する変化は第８図ａに示
すようになる。なお、この場合も従来と同様に、
Vin＝Vref(H)付近のI3の変化は直線によつて近似
し、簡略化してある。
増幅対１３において、Vinを順次高くしていくと
上記実施例と同様にトランジスタ１１，１２に電
流が流れる。したがつて、トランジスタ１２のコ
レクタ電流I3のVinに対する変化は第８図ａに示
すようになる。なお、この場合も従来と同様に、
Vin＝Vref(H)付近のI3の変化は直線によつて近似
し、簡略化してある。
また、他方の差動増幅対１７において、Vinを
順次高くしていつても上記実施例と同様にトラン
ジスタ１５，１６に電流が流れる。したがつて、
トランジスタ１５のコレクタ電流I4のVinに対す
る変化は第８図ｂに示すようになる。なお、この
場合も従来と同様に、Vin＝Vref(L)付近のI4の変
化は直線によつて近似し、簡略化してある。
順次高くしていつても上記実施例と同様にトラン
ジスタ１５，１６に電流が流れる。したがつて、
トランジスタ１５のコレクタ電流I4のVinに対す
る変化は第８図ｂに示すようになる。なお、この
場合も従来と同様に、Vin＝Vref(L)付近のI4の変
化は直線によつて近似し、簡略化してある。
一方、電流ミラー回路２１の入力電流としてI3
＋I4が供給されるため、その出力電流もI3＋I4と
なる。ここで電流ミラー回路２１の電流出力側で
あるトランジスタ２０のコレクタと、電源の低電
位側（−）との間には、3Iなる電流を流し込む電
流源２２が挿入されているため、出力用のトラン
ジスタ２３のベース電流IBの変化は第８図ｃに示
すように、I3＋I4の波形を3Iだけ負側に平行移動
したものとなる。したがつて第４図ｄに示すVin
に対するVoutの変化から明らかなように、この
回路は、Vin＜Vref(L)のとき、Voutは論理１
レベル。Vref(L)＜Vin＜Vref(H)のとき、Vout
は論理０レベル。Vref(H)＜Vinのとき、Vout
は論理１レベルとなり、Voutのレベルは上記実
施例とは逆になる。
＋I4が供給されるため、その出力電流もI3＋I4と
なる。ここで電流ミラー回路２１の電流出力側で
あるトランジスタ２０のコレクタと、電源の低電
位側（−）との間には、3Iなる電流を流し込む電
流源２２が挿入されているため、出力用のトラン
ジスタ２３のベース電流IBの変化は第８図ｃに示
すように、I3＋I4の波形を3Iだけ負側に平行移動
したものとなる。したがつて第４図ｄに示すVin
に対するVoutの変化から明らかなように、この
回路は、Vin＜Vref(L)のとき、Voutは論理１
レベル。Vref(L)＜Vin＜Vref(H)のとき、Vout
は論理０レベル。Vref(H)＜Vinのとき、Vout
は論理１レベルとなり、Voutのレベルは上記実
施例とは逆になる。
また、この実施例回路の素子数は上記実施例と
同様に11素子とすることができる。
同様に11素子とすることができる。
以上説明したようにこの発明によれば、素子数
を大幅に削減することができ、もつて集積化する
のに最適なウインドコンパレータ回路を提供する
ことができる。
を大幅に削減することができ、もつて集積化する
のに最適なウインドコンパレータ回路を提供する
ことができる。
第１図は従来のウインドコンパレータ回路の構
成図、第２図はその動作を示す波形図、第３図は
この発明の一実施例の回路構成図、第４図ａ〜ｄ
は上記実施例回路の動作を示す波形図、第５図は
上記第３図に示す実施例回路を具体的に示す図、
第６図は第５図に示す具体的回路の特性図、第７
図はこの発明の他の実施例の回路構成図、第８図
ａ〜ｄは上記実施例回路の動作を示す波形図であ
る。 １１，１２，１５，１６，２３……NPNトラ
ンジスタ、１３，１７……差動増幅対、１４，１
８，２２，３９……電流源、１９，２０……
PNPトランジスタ、２１……電流ミラー回路、
２４……負荷。
成図、第２図はその動作を示す波形図、第３図は
この発明の一実施例の回路構成図、第４図ａ〜ｄ
は上記実施例回路の動作を示す波形図、第５図は
上記第３図に示す実施例回路を具体的に示す図、
第６図は第５図に示す具体的回路の特性図、第７
図はこの発明の他の実施例の回路構成図、第８図
ａ〜ｄは上記実施例回路の動作を示す波形図であ
る。 １１，１２，１５，１６，２３……NPNトラ
ンジスタ、１３，１７……差動増幅対、１４，１
８，２２，３９……電流源、１９，２０……
PNPトランジスタ、２１……電流ミラー回路、
２４……負荷。
Claims (1)
- 【特許請求の範囲】 １ エミツタが互いに接続された第１、第２のト
ランジスタからなり、第１のトランジスタのベー
スには入力電圧が、第２のトランジスタのベース
には高レベルの基準電圧がそれぞれ供給される第
１の差動増幅対と、 上記第１の差動増幅対を駆動する第１の電流源
と、 エミツタが互いに接続された第３、第４のトラ
ンジスタからなり、第３のトランジスタのベース
には上記入力電圧が、第４のトランジスタのベー
スには低レベルの基準電圧がそれぞれ供給される
第２の差動増幅対と、 上記第２の差動増幅対を駆動する上記第１の電
流源と等価な電流値の第２の電流源と、 上記第１、第４のトランジスタのコレクタ電流
の和あるいは上記第２、第３のトランジスタのコ
レクタ電流の和のいずれか一方が入力される電流
ミラー回路と、 上記電流ミラー回路の電流出力側から上記第
１、第２の電流源の電流とは値が異なりかつ第
１、第２の電流源の電流値に対して所定の比の関
係にある電流を引き出す第３の電流源と、 上記電流ミラー回路の電流出力側にベースが接
続され、コレクタを出力端とする出力用の第５の
トランジスタと を具備したことを特徴とするウインドコンパレー
タ回路。 ２ 前記電流ミラー回路には前記第１、第４のト
ランジスタのコレクタ電流の和が入力され、前記
第１、第２の電流源の電流値が2Iであるときに前
記第３の電流源の電流値がＩに設定されている特
許請求の範囲第１項に記載のウインドコンパレー
タ回路。 ３ 前記電流ミラー回路には前記第２、第３のト
ランジスタのコレクタ電流の和が入力され、前記
第１、第２の電流源の電流値が2Iであるときに前
記第３の電流源の電流値が3Iに設定されている特
許請求の範囲第１項に記載のウインドコンパレー
タ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7172280A JPS56168168A (en) | 1980-05-29 | 1980-05-29 | Window comparator circuit |
| US06/262,498 US4409497A (en) | 1980-05-29 | 1981-05-11 | Window comparator circuit |
| DE3119923A DE3119923C2 (de) | 1980-05-29 | 1981-05-19 | Schaltungsanordnung für einen Bereichskomparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7172280A JPS56168168A (en) | 1980-05-29 | 1980-05-29 | Window comparator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56168168A JPS56168168A (en) | 1981-12-24 |
| JPH0368349B2 true JPH0368349B2 (ja) | 1991-10-28 |
Family
ID=13468691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7172280A Granted JPS56168168A (en) | 1980-05-29 | 1980-05-29 | Window comparator circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4409497A (ja) |
| JP (1) | JPS56168168A (ja) |
| DE (1) | DE3119923C2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2636829B2 (ja) * | 1981-12-17 | 1997-07-30 | 富士通株式会社 | 差動回路 |
| JPS58206977A (ja) * | 1982-05-27 | 1983-12-02 | Toshiba Corp | 電圧比較回路 |
| JPH0711543B2 (ja) * | 1983-05-02 | 1995-02-08 | ローム株式会社 | レベルメータ回路 |
| JPS59212780A (ja) * | 1983-05-18 | 1984-12-01 | Toshiba Corp | レベル検出回路 |
| JPS6079817A (ja) * | 1983-10-06 | 1985-05-07 | Sharp Corp | ウインドウコンパレ−タ |
| US4697099A (en) * | 1986-10-30 | 1987-09-29 | International Business Machines Corporation | Open line detector circuit |
| EP0312715A1 (de) * | 1987-09-18 | 1989-04-26 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Bestimmung der Leistung eines frequenzbandbegrenzten periodischen Signals |
| EP0600141B1 (en) * | 1992-10-30 | 1997-03-05 | SGS-THOMSON MICROELECTRONICS S.p.A. | Transconductor stage |
| FR2703526B1 (fr) * | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
| US5459465A (en) * | 1993-10-21 | 1995-10-17 | Comlinear Corporation | Sub-ranging analog-to-digital converter |
| TW358283B (en) * | 1996-06-26 | 1999-05-11 | Oki Electric Ind Co Ltd | Remote testing device |
| JP3092529B2 (ja) * | 1996-10-18 | 2000-09-25 | 日本電気株式会社 | ウィンドウコンパレータ回路 |
| JP4224967B2 (ja) * | 2002-01-17 | 2009-02-18 | ミツミ電機株式会社 | 電流検出回路 |
| US20050221773A1 (en) * | 2002-06-24 | 2005-10-06 | Koninklijke Philips Electronics N.V. | Tuning system |
| JP2008054220A (ja) * | 2006-08-28 | 2008-03-06 | Rohm Co Ltd | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 |
| JP5396878B2 (ja) * | 2009-01-22 | 2014-01-22 | 富士電機株式会社 | クロック同期回路 |
| US8395441B1 (en) * | 2011-10-21 | 2013-03-12 | Texas Instruments Incorporated | Dynamic biasing circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538107Y2 (ja) * | 1973-05-01 | 1978-03-02 | ||
| US4061932A (en) * | 1976-02-17 | 1977-12-06 | Bell Telephone Laboratories, Incorporated | Window comparator |
| JPS5421236A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Comparison circuit |
| JPS5455343A (en) * | 1977-10-13 | 1979-05-02 | Sony Corp | Level discrimination circuit |
| JPS6052380B2 (ja) * | 1977-12-20 | 1985-11-19 | 日本電気株式会社 | 両極性電圧検出回路 |
| DE2830784C3 (de) * | 1978-07-13 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Erzeugung einer von einer Wechselspannung abhängigen Steuergleichspannung |
-
1980
- 1980-05-29 JP JP7172280A patent/JPS56168168A/ja active Granted
-
1981
- 1981-05-11 US US06/262,498 patent/US4409497A/en not_active Expired - Lifetime
- 1981-05-19 DE DE3119923A patent/DE3119923C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3119923A1 (de) | 1982-02-18 |
| JPS56168168A (en) | 1981-12-24 |
| US4409497A (en) | 1983-10-11 |
| DE3119923C2 (de) | 1982-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332026B2 (ja) | ||
| US4409497A (en) | Window comparator circuit | |
| EP0219682A2 (en) | A current to voltage converter circuit | |
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| JPH02892B2 (ja) | ||
| JP2591301B2 (ja) | 折れ線特性回路 | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US3573496A (en) | Dc sense amplifier | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2785943B2 (ja) | エミッタカップルドロジック回路 | |
| JPH0413886B2 (ja) | ||
| JPH0269016A (ja) | コンパレータ | |
| JPH026684Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH0353804B2 (ja) | ||
| JPS6126848B2 (ja) | ||
| JP3063124B2 (ja) | 増幅回路 | |
| JPS6133710Y2 (ja) | ||
| JPH01166611A (ja) | コンパレータ | |
| JPH0448011Y2 (ja) | ||
| JPH0537549Y2 (ja) |