JPH036843U - - Google Patents
Info
- Publication number
- JPH036843U JPH036843U JP1989066945U JP6694589U JPH036843U JP H036843 U JPH036843 U JP H036843U JP 1989066945 U JP1989066945 U JP 1989066945U JP 6694589 U JP6694589 U JP 6694589U JP H036843 U JPH036843 U JP H036843U
- Authority
- JP
- Japan
- Prior art keywords
- lead portion
- die pad
- outer lead
- insulating film
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は本考案にかかるリードフレームの一実
施例を示し、Ａはその平面図、ＢはＡにおける
Ｂ−Ｂ線に沿う断面図、第２図および第３図は
従来の半導体素子用リードフレームを示す図、第
４図従来の半導体素子用リードフレームにおける
各部材間の電気的接続を説明する図、第５図はダ
イパツド部に絶縁基板または絶縁性フイルムを貼
り付ける場合の説明図である。 １……リードフレーム、２……アウタリード部
、３……インナリード部、４……ダイパツド部、
４ａ……凹部、５……絶縁基板または絶縁性フイ
ルム。
施例を示し、Ａはその平面図、ＢはＡにおける
Ｂ−Ｂ線に沿う断面図、第２図および第３図は
従来の半導体素子用リードフレームを示す図、第
４図従来の半導体素子用リードフレームにおける
各部材間の電気的接続を説明する図、第５図はダ
イパツド部に絶縁基板または絶縁性フイルムを貼
り付ける場合の説明図である。 １……リードフレーム、２……アウタリード部
、３……インナリード部、４……ダイパツド部、
４ａ……凹部、５……絶縁基板または絶縁性フイ
ルム。
Claims (1)
- 【実用新案登録請求の範囲】 回路に接続されるアウターリード部と、独立電
極が形成されている絶縁基板または絶縁性フイル
ムが貼り付けられるダイパツド部と、前記アウタ
ーリード部から延長形成されると共に他端が前記
独立電極とワイヤーにより接続されるインナリー
ド部とを備えたリードフレームにおいて、 前記ダイパツド部に、前記絶縁基板または絶縁
性フイルムが嵌合し得る大きさの凹部が設けられ
ていることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989066945U JPH036843U (ja) | 1989-06-08 | 1989-06-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989066945U JPH036843U (ja) | 1989-06-08 | 1989-06-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036843U true JPH036843U (ja) | 1991-01-23 |
Family
ID=31600088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989066945U Pending JPH036843U (ja) | 1989-06-08 | 1989-06-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036843U (ja) |
-
1989
- 1989-06-08 JP JP1989066945U patent/JPH036843U/ja active Pending