JPH036861A - エピタキシャルゲートターンオフサイリスタ - Google Patents
エピタキシャルゲートターンオフサイリスタInfo
- Publication number
- JPH036861A JPH036861A JP14261289A JP14261289A JPH036861A JP H036861 A JPH036861 A JP H036861A JP 14261289 A JP14261289 A JP 14261289A JP 14261289 A JP14261289 A JP 14261289A JP H036861 A JPH036861 A JP H036861A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- conductivity type
- gate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲート電極の設けられる第一導電形のベース
層の上に分散配置される第二導電形のエミッタ層がエピ
タキシャル技術を用いた低不純物１度の第一導電形の層
を介して形成されるエピタキシャルゲートターンオフ
（ＧＴＯ）サイリスクに関する。
層の上に分散配置される第二導電形のエミッタ層がエピ
タキシャル技術を用いた低不純物１度の第一導電形の層
を介して形成されるエピタキシャルゲートターンオフ
（ＧＴＯ）サイリスクに関する。
ＧＴＯサイリスタは、最大制御電流の大きいことが望ま
れる。一般にＧＴＯサイリスクの最大制御電流を向上さ
せるために、ゲートインピーダンスを減少させる方法あ
るいはターンオフ時に、ゲート・カソード間にかける逆
バイアス電圧が大きく出来るようにゲート・カソード間
の逆耐圧を大きくする方法が考えられている。拡散法に
よりｎエミッタ１ ｐベースを形成するＧＴＯサイリス
タでは、ゲート・カソード間の逆耐圧とゲートインピー
ダンスの間には、互いに相反する関係がある。
れる。一般にＧＴＯサイリスクの最大制御電流を向上さ
せるために、ゲートインピーダンスを減少させる方法あ
るいはターンオフ時に、ゲート・カソード間にかける逆
バイアス電圧が大きく出来るようにゲート・カソード間
の逆耐圧を大きくする方法が考えられている。拡散法に
よりｎエミッタ１ ｐベースを形成するＧＴＯサイリス
タでは、ゲート・カソード間の逆耐圧とゲートインピー
ダンスの間には、互いに相反する関係がある。
すなわち、ゲートインピーダンスを小さくするためには
、ゲート部のｐベース層の濃度が高くなければならない
、しかしながらゲート・カソード間の逆耐圧を大きくす
るためには、ｐベース層の濃度が低くなければならない
、これらの相反する特性を解決するために、ｐベース層
とｎエミツタ層の間にエピタキシャル技術による低濃度
のｐ−層を設けるエピタキシャルＧＴＯサイリスタが考
案されるに至っている。
、ゲート部のｐベース層の濃度が高くなければならない
、しかしながらゲート・カソード間の逆耐圧を大きくす
るためには、ｐベース層の濃度が低くなければならない
、これらの相反する特性を解決するために、ｐベース層
とｎエミツタ層の間にエピタキシャル技術による低濃度
のｐ−層を設けるエピタキシャルＧＴＯサイリスタが考
案されるに至っている。
以下、このエピタキシャルＧＴＯサイリスタの構造を図
を引用して説明する。従来のエピタキシャルＧＴＯサイ
リスタは、第２図に示すような断面構造を備え、シリコ
ン基板はｐエミ、りｉｔｎベース１２．ｐ”ベース層３
． ｐ−エピタキシャルベースＩＩＷ４．ｎエミフタ
層５を有し、ｎエミツタ層５とｐ″エピタキシヤルベー
ス層４ｐ゛ベース層３囲まれた多数の島状セグメントと
して形成されている。ｎエミツタ層１およびｎエミツタ
層５には、それぞれアノード電極６およびカソード電極
７が被着しており、例えば加圧接触電極体を介して、そ
れぞれ主端子に接続される。また、ｐ゛ベース層３は、
ゲート１ｉ極８が被着している。なお、島状セグメント
の側面に保護膜としての酸化膜９に覆われている。
を引用して説明する。従来のエピタキシャルＧＴＯサイ
リスタは、第２図に示すような断面構造を備え、シリコ
ン基板はｐエミ、りｉｔｎベース１２．ｐ”ベース層３
． ｐ−エピタキシャルベースＩＩＷ４．ｎエミフタ
層５を有し、ｎエミツタ層５とｐ″エピタキシヤルベー
ス層４ｐ゛ベース層３囲まれた多数の島状セグメントと
して形成されている。ｎエミツタ層１およびｎエミツタ
層５には、それぞれアノード電極６およびカソード電極
７が被着しており、例えば加圧接触電極体を介して、そ
れぞれ主端子に接続される。また、ｐ゛ベース層３は、
ゲート１ｉ極８が被着している。なお、島状セグメント
の側面に保護膜としての酸化膜９に覆われている。
このようなエピタキシャルＧＴＯサイリスタは、カソー
ド電極７に対してアノード電極６の電圧が正の時、カソ
ード電極７とゲート電極８の間でゲート１ｉ極８に電流
を流し込むとオフ状態からオン状態に移行し、反対にゲ
ート電極８から電流を弓き抜くとオン状態からオフ状態
に転する。
ド電極７に対してアノード電極６の電圧が正の時、カソ
ード電極７とゲート電極８の間でゲート１ｉ極８に電流
を流し込むとオフ状態からオン状態に移行し、反対にゲ
ート電極８から電流を弓き抜くとオン状態からオフ状態
に転する。
上記のようなエピタキシャルＧＴＯサイリスクでは、ｐ
−エピタキシャルベースＮ４にｎエミツタ層５が設けら
れているため、ゲート・カソード間の接合での不純物濃
度が低く、逆耐圧は従来の２０〜３０Ｖから１００〜１
５０ Ｖへと約５倍に向上させることができる。このこ
とは、ゲート・カソード間に印加する逆バイアスを従来
素子の約５倍に高めることが出来るということであり、
それゆえ、ゲートからの引き抜き能力が５倍に向上する
ことになる。しかしながら、ｎエミフタ層５直下のｐベ
ース層４の濃度が従来素子のｐヘース層沼度に対して低
いので、その部分のインピーダンスは従来素子よりも大
きくなる。従って、γ】廣の高いｐ拡散ベース層３を通
して、ターンオフ時にはゲートから１ｉ流を引き抜くこ
とが必要となるわけである。このｐ′拡散ベース層３は
、拡散による不純物濃度分布を持っていて、ｐ−エピタ
キシャルベース層４との境界近傍が不純物１度が高い、
それ故、ゲートエツチング時にこのｐ゛層３不純物１度
の高い部分まで均等にエツチングされない場合には、ゲ
ートインピーダンスにばらつきが生し、最大ターンオフ
電流を著しく損なうこととなる。
−エピタキシャルベースＮ４にｎエミツタ層５が設けら
れているため、ゲート・カソード間の接合での不純物濃
度が低く、逆耐圧は従来の２０〜３０Ｖから１００〜１
５０ Ｖへと約５倍に向上させることができる。このこ
とは、ゲート・カソード間に印加する逆バイアスを従来
素子の約５倍に高めることが出来るということであり、
それゆえ、ゲートからの引き抜き能力が５倍に向上する
ことになる。しかしながら、ｎエミフタ層５直下のｐベ
ース層４の濃度が従来素子のｐヘース層沼度に対して低
いので、その部分のインピーダンスは従来素子よりも大
きくなる。従って、γ】廣の高いｐ拡散ベース層３を通
して、ターンオフ時にはゲートから１ｉ流を引き抜くこ
とが必要となるわけである。このｐ′拡散ベース層３は
、拡散による不純物濃度分布を持っていて、ｐ−エピタ
キシャルベース層４との境界近傍が不純物１度が高い、
それ故、ゲートエツチング時にこのｐ゛層３不純物１度
の高い部分まで均等にエツチングされない場合には、ゲ
ートインピーダンスにばらつきが生し、最大ターンオフ
電流を著しく損なうこととなる。
従来のゲートエツチング技術では、３０−エツチングし
た時、４インチウェハで５ｆｍ程度のエツチングのばら
つきが生じ、ゲートインピーダンスのばらつきの原因と
なったり、ｐ−低濃度エピタキシャルＮ４を全部エツチ
ングしないで残してしまうことがさけられない状態であ
った。特に、ｐ−エピタキシャル層４が残るとゲートイ
ンピーダンスは掻端に上がるという問題があった。
た時、４インチウェハで５ｆｍ程度のエツチングのばら
つきが生じ、ゲートインピーダンスのばらつきの原因と
なったり、ｐ−低濃度エピタキシャルＮ４を全部エツチ
ングしないで残してしまうことがさけられない状態であ
った。特に、ｐ−エピタキシャル層４が残るとゲートイ
ンピーダンスは掻端に上がるという問題があった。
本発明の目的は、上述の問題を解決し、最大ターンオフ
電流の向上に必要な小さいゲート引き抜き抵抗をばらつ
きなく形成できるエピタキシャルＧＴＯサイリスクを提
供することにある。
電流の向上に必要な小さいゲート引き抜き抵抗をばらつ
きなく形成できるエピタキシャルＧＴＯサイリスクを提
供することにある。
上述の目的を達成するために、本発明は、ゲートｔ８ｉ
ｉの設けられる第一導電形のベース層の第二導電形のベ
ース層の反対側に前記第一導電形のベース層に達する深
さの凹部に囲まれた島状の低不純物濃度第−導電形エビ
タキノヤル層を有し、そのエピタキシャル層の表面部に
１！！沢的に第二導電形のエミツタ層が形成されるエピ
タキシャルＧＴＯサイリスタにおいて、第一導電形エピ
タキシャル層を囲む凹部の側面および底面に高不純物１
度第一導電形層が形成されたものとする。
ｉの設けられる第一導電形のベース層の第二導電形のベ
ース層の反対側に前記第一導電形のベース層に達する深
さの凹部に囲まれた島状の低不純物濃度第−導電形エビ
タキノヤル層を有し、そのエピタキシャル層の表面部に
１！！沢的に第二導電形のエミツタ層が形成されるエピ
タキシャルＧＴＯサイリスタにおいて、第一導電形エピ
タキシャル層を囲む凹部の側面および底面に高不純物１
度第一導電形層が形成されたものとする。
〔作用］
島状の低不純物濃度第一導電形エピタキシャル層を囲む
凹部の側面および底面に形成された高不純物濃度第一導
電形はゲート引き抜き電流の径路となり、たとえ凹部の
エツチング深さにばらつきがあっても低ゲートインピー
ダンスが確保できる。
凹部の側面および底面に形成された高不純物濃度第一導
電形はゲート引き抜き電流の径路となり、たとえ凹部の
エツチング深さにばらつきがあっても低ゲートインピー
ダンスが確保できる。
一方、第一導電形のベースと第二導電形のエミッタの間
のｐｎ接合は、低不純物濃度第一導電形エピタキシャル
層とその表面部に選択的に形成された第二導電形エミッ
タ層の間に存在するので高い逆耐圧が十分６１！保でき
る。
のｐｎ接合は、低不純物濃度第一導電形エピタキシャル
層とその表面部に選択的に形成された第二導電形エミッ
タ層の間に存在するので高い逆耐圧が十分６１！保でき
る。
第１図は本発明の一実施例のエピタキシャルＧＴＯサイ
リスクの断面構造を示し、第２図と共通の部分には同一
の符号が付されている。この場合も第２図のサイリスク
と同様、ｐ−エピタキシャルベース層４はｐ４ベース層
３に囲まれた多数の島状のセグメントとして形成され、
その表面部に遺灰的にｎエミッタＮ５が設けられている
。従って、ｎエミツタ層５はｐ−エピタキシャルベース
層４に囲まれ、その間に生ずるｐｎ接合は高い逆耐圧を
有する。第２図のサイリスクと異なる点は、島状にエピ
タキシャル１４を囲んでエツチングにより形成された凹
部の側面および底面に斜線をりいて示したｐ”拡散層１
０が設けられていることである。このｐ°゛拡散層は、
島状カソードセグメントの周囲をエツチングにより掘り
下げて凹部を形成するときにカソードセグメント部を保
護した酸化膜マスクをそのまま使用した公知のセルフア
ライメント方式の選択拡散により形成される。凹部形成
のための掘り下げエツチングにばらつきがあって、凹部
底面のｐ゛ベース層表面不純物濃度にばらつきがあった
り、あるいはｐ−エピタキシャル層が残ることがあって
も、このｐ”層の拡散により高不純物濃度のゲート引き
抜き電流の径路が形成され、低ゲートインピーダンスが
確保される。なお、以上の実施例はｐベース層にゲート
電極を設けたＧＴＯサイリスタについて述べたが、ｎベ
ース層にゲート電極を設けたエピタキシャル層ＧＴＯサ
イリスタについても同様に本発明を実施できる。
リスクの断面構造を示し、第２図と共通の部分には同一
の符号が付されている。この場合も第２図のサイリスク
と同様、ｐ−エピタキシャルベース層４はｐ４ベース層
３に囲まれた多数の島状のセグメントとして形成され、
その表面部に遺灰的にｎエミッタＮ５が設けられている
。従って、ｎエミツタ層５はｐ−エピタキシャルベース
層４に囲まれ、その間に生ずるｐｎ接合は高い逆耐圧を
有する。第２図のサイリスクと異なる点は、島状にエピ
タキシャル１４を囲んでエツチングにより形成された凹
部の側面および底面に斜線をりいて示したｐ”拡散層１
０が設けられていることである。このｐ°゛拡散層は、
島状カソードセグメントの周囲をエツチングにより掘り
下げて凹部を形成するときにカソードセグメント部を保
護した酸化膜マスクをそのまま使用した公知のセルフア
ライメント方式の選択拡散により形成される。凹部形成
のための掘り下げエツチングにばらつきがあって、凹部
底面のｐ゛ベース層表面不純物濃度にばらつきがあった
り、あるいはｐ−エピタキシャル層が残ることがあって
も、このｐ”層の拡散により高不純物濃度のゲート引き
抜き電流の径路が形成され、低ゲートインピーダンスが
確保される。なお、以上の実施例はｐベース層にゲート
電極を設けたＧＴＯサイリスタについて述べたが、ｎベ
ース層にゲート電極を設けたエピタキシャル層ＧＴＯサ
イリスタについても同様に本発明を実施できる。
本発明によれば、第−導電形のベース層と第二導電形の
エミツタ層との間に、低不純物濃度のエピタキシャルベ
ース層を介在させてゲート電極と隣接主電極の間の逆耐
圧を従来素子の約５倍としたエピタキシャルＧＴＯサイ
リスクの島状エピタキシャル層を囲む凹部の側面および
底面に第−導電形の高不純物濃度層を設けてゲート電極
への引き抜き電流の径路としたため、最大ターンオフ電
流で従来素子の約３倍の能力を持つエビクキシャ／ｌ／
ＣＴ Ｏサイリスタを得ることが可能となった。
エミツタ層との間に、低不純物濃度のエピタキシャルベ
ース層を介在させてゲート電極と隣接主電極の間の逆耐
圧を従来素子の約５倍としたエピタキシャルＧＴＯサイ
リスクの島状エピタキシャル層を囲む凹部の側面および
底面に第−導電形の高不純物濃度層を設けてゲート電極
への引き抜き電流の径路としたため、最大ターンオフ電
流で従来素子の約３倍の能力を持つエビクキシャ／ｌ／
ＣＴ Ｏサイリスタを得ることが可能となった。
第１図は本発明の一実施例のエピタキシャルＧＴｏサイ
リスクの断面図、第２図は従来のエピタキシャルＣＴＯ
サイリスタの断面図である。 ｌ：ｐエミッタ層、２二〇ベ一ス層、３：ｐ゛ベース層
４：ｐ−エピタキシャルベース層、５：ｎエミツタ層、
６：アノードｔ８ｉ、７：カソド電極、８：ゲート電極
、１ｏ：ｐ”拡散層。
リスクの断面図、第２図は従来のエピタキシャルＣＴＯ
サイリスタの断面図である。 ｌ：ｐエミッタ層、２二〇ベ一ス層、３：ｐ゛ベース層
４：ｐ−エピタキシャルベース層、５：ｎエミツタ層、
６：アノードｔ８ｉ、７：カソド電極、８：ゲート電極
、１ｏ：ｐ”拡散層。
Claims (1)
- １）ゲート電極の設けられる第一導電形のベース層の第
二導電形のベース層の反対側に前記第一導電形のベース
層に達する深さの凹部に囲まれた島状の低不純物濃度第
一導電形エピタキシャル層を有し、そのエピタキシャル
層の表面部に選択的に第二導電形のエミッタ層が形成さ
れるものにおいて、第一導電形エピタキシャル層を囲む
凹部の側面および底面に高不純物濃度第一導電形層が形
成されたことを特徴とするエピタキシャルゲートターン
オフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142612A JP2596126B2 (ja) | 1989-06-05 | 1989-06-05 | エピタキシャルゲートターンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142612A JP2596126B2 (ja) | 1989-06-05 | 1989-06-05 | エピタキシャルゲートターンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036861A true JPH036861A (ja) | 1991-01-14 |
| JP2596126B2 JP2596126B2 (ja) | 1997-04-02 |
Family
ID=15319378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142612A Expired - Lifetime JP2596126B2 (ja) | 1989-06-05 | 1989-06-05 | エピタキシャルゲートターンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596126B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698378B2 (en) | 2008-12-23 | 2014-04-15 | Robert Bosch Gmbh | Ultrasonic transducer for use in a fluid medium |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366384A (en) * | 1976-11-26 | 1978-06-13 | Mitsubishi Electric Corp | Thyristor |
| JPS6281761A (ja) * | 1985-10-07 | 1987-04-15 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタ |
| JPS63131574A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 半導体スイツチング装置 |
-
1989
- 1989-06-05 JP JP1142612A patent/JP2596126B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366384A (en) * | 1976-11-26 | 1978-06-13 | Mitsubishi Electric Corp | Thyristor |
| JPS6281761A (ja) * | 1985-10-07 | 1987-04-15 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタ |
| JPS63131574A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 半導体スイツチング装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698378B2 (en) | 2008-12-23 | 2014-04-15 | Robert Bosch Gmbh | Ultrasonic transducer for use in a fluid medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596126B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| SE454732B (sv) | Halvledaranordning | |
| US5327006A (en) | Thin, dielectrically isolated island resident transistor structure having low collector resistance | |
| JPH01218067A (ja) | バイポーラ型半導体スイッチング装置 | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| JPH02122671A (ja) | 制御可能なパワー半導体素子 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH036861A (ja) | エピタキシャルゲートターンオフサイリスタ | |
| EP0064614A2 (en) | Improved emitter structure for semiconductor devices | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JPS6153877B2 (ja) | ||
| JPH0644624B2 (ja) | なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ | |
| US4609933A (en) | Gate turn-off thyristor having P+ gate and emitter | |
| JP2692366B2 (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JP2002094046A (ja) | 半導体装置 | |
| JPH07221290A (ja) | プレーナ型半導体装置 | |
| JP2604175B2 (ja) | 高速スイッチングサイリスタ | |
| JP2559237B2 (ja) | 半導体スイッチング素子 | |
| JPH02202061A (ja) | 逆導通ゲートターンオフサイリスタ | |
| JPH0795594B2 (ja) | 半導体スイッチング素子 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| JPS5924546B2 (ja) | 電界効果型半導体スイツチング素子 | |
| JP2604176B2 (ja) | 半導体スイッチング素子 | |
| JPH02278877A (ja) | エピタキシャルゲートターンオフサイリスタ | |
| JP2729620B2 (ja) | 半導体スイッチング素子 |