JPH0369075B2 - - Google Patents
Info
- Publication number
- JPH0369075B2 JPH0369075B2 JP59040364A JP4036484A JPH0369075B2 JP H0369075 B2 JPH0369075 B2 JP H0369075B2 JP 59040364 A JP59040364 A JP 59040364A JP 4036484 A JP4036484 A JP 4036484A JP H0369075 B2 JPH0369075 B2 JP H0369075B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- clock
- logic
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、論理回路試験などに用いられる各種
の論理波形を生成するための論理波形生成回路に
係り、特に１テスト周期中に複数のRZ波形また
はRTO波形を正確なタイミングで発生するのに
好適な論理波形生成回路に関するものである。
の論理波形を生成するための論理波形生成回路に
係り、特に１テスト周期中に複数のRZ波形また
はRTO波形を正確なタイミングで発生するのに
好適な論理波形生成回路に関するものである。
論理回路の試験を行う場合、被試験論理回路に
はNRZ波形、RZ波形、RTO波形、EOR波形等
の各種の論理波形を印加する必要がある。また、
被試験論理回路がマイクロプロセツサ等である場
合、試験波形を印加してから数サイクル後に応答
波形を出力するものがあり、効率の良い試験を行
うために１テスト周期内で複数のRZ波形または
RTO波形を生成・印加し、被試験回路を数サイ
クルだけ進める必要がある。
はNRZ波形、RZ波形、RTO波形、EOR波形等
の各種の論理波形を印加する必要がある。また、
被試験論理回路がマイクロプロセツサ等である場
合、試験波形を印加してから数サイクル後に応答
波形を出力するものがあり、効率の良い試験を行
うために１テスト周期内で複数のRZ波形または
RTO波形を生成・印加し、被試験回路を数サイ
クルだけ進める必要がある。
第１図は、従来の論理波形生成回路の一例の回
路図である。
路図である。
この回路において、１テスト周期内で複数個の
RZ波形またはRTO波形を生成する場合（マルチ
クロツクモード）と、通常の論理波形を生成する
場合（ノーマルモード）とについて詳述する。
RZ波形またはRTO波形を生成する場合（マルチ
クロツクモード）と、通常の論理波形を生成する
場合（ノーマルモード）とについて詳述する。
ノーマルモードでは、Ｄフリツプフロツプ１ａ
のデータ入力１２ａ及びクロツク入力１３ａに、
それぞれ、第１図の回路のノーマルモード時のタ
イミングチヤートである第２図に示すように、論
理波形を制御する論理データＡ及び整時用クロツ
クＢが供給される。また、クロツク入力１４ａに
は、第２クロツクＣ（第２図）が供給され、論理
素子１ａ〜５ａにより各種の論理波形を生成し、
出力波形選択回路２２ａにより所望の波形が極性
制御ゲート１１ａに選択出力され、出力２０ａに
論理波形が得られる。
のデータ入力１２ａ及びクロツク入力１３ａに、
それぞれ、第１図の回路のノーマルモード時のタ
イミングチヤートである第２図に示すように、論
理波形を制御する論理データＡ及び整時用クロツ
クＢが供給される。また、クロツク入力１４ａに
は、第２クロツクＣ（第２図）が供給され、論理
素子１ａ〜５ａにより各種の論理波形を生成し、
出力波形選択回路２２ａにより所望の波形が極性
制御ゲート１１ａに選択出力され、出力２０ａに
論理波形が得られる。
出力される波形の極性を反転する場合は端子１
９ａに与える極性制御信号を“１”にすればよ
い。
９ａに与える極性制御信号を“１”にすればよ
い。
NRZ波形は、Ｄフリツプフロツプ１ａに前述
の論理データＡ及びクロツクＢを供給することに
より、Ｄフリツプフロツプ１ａの出力２１ａに得
られる。Ｄフリツプフロツプ１ａの出力２１ａで
得られるNRZ波形を第２図の波形Ｄに示す。ま
た、このNRZ波形を出力する場合には、出力選
択信号１６ａに“１”を与えてアンドゲート７ａ
を開くことにより、出力２０ａに得られる。
の論理データＡ及びクロツクＢを供給することに
より、Ｄフリツプフロツプ１ａの出力２１ａに得
られる。Ｄフリツプフロツプ１ａの出力２１ａで
得られるNRZ波形を第２図の波形Ｄに示す。ま
た、このNRZ波形を出力する場合には、出力選
択信号１６ａに“１”を与えてアンドゲート７ａ
を開くことにより、出力２０ａに得られる。
RZ波形は、Ｄフリツプフロツプ１ａの出力２
１ａに得られたNRZ波形を、ゲート４ａによつ
て端子１４ａに与えられる第２クロツクＣ（第２
図）でサンプリングすれば、第２図の波形Ｅに示
すRZ波形が得られる。RZ波形を出力する場合
は、出力選択信号１７ａに“１”を与えてアンド
ゲート８ａを開けばよい。
１ａに得られたNRZ波形を、ゲート４ａによつ
て端子１４ａに与えられる第２クロツクＣ（第２
図）でサンプリングすれば、第２図の波形Ｅに示
すRZ波形が得られる。RZ波形を出力する場合
は、出力選択信号１７ａに“１”を与えてアンド
ゲート８ａを開けばよい。
RTO波形は、第２クロツクＣ（第２図）をノア
ゲート２ａで反転し、この反転したクロツクを用
いてアンドゲート３ａによつてNRZ波形をサン
プリングすれば、第２図の波形ＧのようなRTO
波形が得られる。また、出力選択信号１５ａに
“１”を与えればRTO波形が出力される。
ゲート２ａで反転し、この反転したクロツクを用
いてアンドゲート３ａによつてNRZ波形をサン
プリングすれば、第２図の波形ＧのようなRTO
波形が得られる。また、出力選択信号１５ａに
“１”を与えればRTO波形が出力される。
EOR波形は、第２クロツクＣ（第２図）とNRZ
波形とを、ゲート５ａにより排他的論理和をとる
ことにより得られる。このとき得られるEOR波
形を第２図の波形Ｆに示す。また、それは、出力
制御信号１８ａに“１”を与え、ゲート９ａを開
くことにより出力される。
波形とを、ゲート５ａにより排他的論理和をとる
ことにより得られる。このとき得られるEOR波
形を第２図の波形Ｆに示す。また、それは、出力
制御信号１８ａに“１”を与え、ゲート９ａを開
くことにより出力される。
マルチクロツクモードは、１テスト周期内でｎ
個（ｎ≧２）のRZ波形またはRTO波形を生成す
るモードである。以下の説明は、ｎ＝２の場合を
例にとつて行う。
個（ｎ≧２）のRZ波形またはRTO波形を生成す
るモードである。以下の説明は、ｎ＝２の場合を
例にとつて行う。
Ｄフリツプフロツプ１ａのデータ入力１２ａ及
びクロツク入力１３ａには、ノーマルモード時と
同様の論理データＡ及び整時用クロツクＢ（第２
図、または第１図の回路のマルチクロツクモード
時のタイミングチヤートである第３図）が供給さ
れる。また、クロツク入力１４ａには第２クロツ
クとして、第３図の波形Ｃに示すような１周期内
に２つのポジテイフパルスを有するクロツクが供
給される。マルチクロツクモードのRZ波形及び
RTO波形も、またNRZ波形Ｄ（第３図）とゲー
ト４ａ及びゲート２ａ，３ａにより、ノーマルモ
ードと同様に生成される。以上のように生成され
たマルチクロツクモードのRZ波形及びRTO波形
を第３図の波形Ｅ及びＦに示す。
びクロツク入力１３ａには、ノーマルモード時と
同様の論理データＡ及び整時用クロツクＢ（第２
図、または第１図の回路のマルチクロツクモード
時のタイミングチヤートである第３図）が供給さ
れる。また、クロツク入力１４ａには第２クロツ
クとして、第３図の波形Ｃに示すような１周期内
に２つのポジテイフパルスを有するクロツクが供
給される。マルチクロツクモードのRZ波形及び
RTO波形も、またNRZ波形Ｄ（第３図）とゲー
ト４ａ及びゲート２ａ，３ａにより、ノーマルモ
ードと同様に生成される。以上のように生成され
たマルチクロツクモードのRZ波形及びRTO波形
を第３図の波形Ｅ及びＦに示す。
この様な機能を有する論理波形生成回路から発
生される論理波形が、例えばマイクロプロセツサ
のような被試験論理回路に印加され、被試験論理
回路の動作の良否が試験される。この場合、論理
波形生成回路が出力する論理波形の変化点のタイ
ミングは正確でなければならない。しかし、第１
図の回路では波形の変化点のタイミングを制御す
るクロツクの通過経路が異なり、特にRZ波形を
生成する回路とRTO波形を生成する回路とでは、
波形が通過する素子数も異なるため、変化点のタ
イミングが正確に合わず、したがつて高精度の印
加波形を生成することができないので、良好な試
験を行うことができなかつた。
生される論理波形が、例えばマイクロプロセツサ
のような被試験論理回路に印加され、被試験論理
回路の動作の良否が試験される。この場合、論理
波形生成回路が出力する論理波形の変化点のタイ
ミングは正確でなければならない。しかし、第１
図の回路では波形の変化点のタイミングを制御す
るクロツクの通過経路が異なり、特にRZ波形を
生成する回路とRTO波形を生成する回路とでは、
波形が通過する素子数も異なるため、変化点のタ
イミングが正確に合わず、したがつて高精度の印
加波形を生成することができないので、良好な試
験を行うことができなかつた。
本発明の目的は、上記した従来技術の欠点をな
くし、通常の論理波形の生成だけでなく、マルチ
クロツクモードにより１テスト周期内で複数の論
理波形を発生させ、しかも正確なタイミングのも
のを得ることが可能な論理波形生成回路を提供す
ることにある。
くし、通常の論理波形の生成だけでなく、マルチ
クロツクモードにより１テスト周期内で複数の論
理波形を発生させ、しかも正確なタイミングのも
のを得ることが可能な論理波形生成回路を提供す
ることにある。
本発明に係る論理波形生成回路は、フリツプフ
ロツプおよびマルチプレクサを用いて構成され、
入力クロツクによつて駆動されるシフトレジスタ
と、所望の出力論理波形に対応して上記シフトレ
ジスタに対するデータの作成をするためのデータ
発生回路と、同じく入力クロツクの制御をするた
めのクロツク制御回路とからなり、上記シフトレ
ジスタを構成するマルチプレクサに対して上記シ
フトレジスタの出力から帰還線を設け、基本周期
内で複数個の論理波形を出力させるように構成し
たものである。
ロツプおよびマルチプレクサを用いて構成され、
入力クロツクによつて駆動されるシフトレジスタ
と、所望の出力論理波形に対応して上記シフトレ
ジスタに対するデータの作成をするためのデータ
発生回路と、同じく入力クロツクの制御をするた
めのクロツク制御回路とからなり、上記シフトレ
ジスタを構成するマルチプレクサに対して上記シ
フトレジスタの出力から帰還線を設け、基本周期
内で複数個の論理波形を出力させるように構成し
たものである。
なお、これを要するに、ノーマルモードのほか
にマルチクロツクモードの機能を有し、出力波形
のタイミングを制御するクロツク及び論理データ
が、同一の経路を通過して正確なタイミングの論
理波形が得られるように、論理波形生成用として
シフトレジスタを用いたものである。
にマルチクロツクモードの機能を有し、出力波形
のタイミングを制御するクロツク及び論理データ
が、同一の経路を通過して正確なタイミングの論
理波形が得られるように、論理波形生成用として
シフトレジスタを用いたものである。
以下、本発明の実施例を図に基づいて説明す
る。
る。
第４図は、本発明に係る論理波生成回路の一実
施例の構成図、第５図は、その供給データの一例
の説明図、第６図は、同ノーマルモード時のタイ
ミングチヤート、第７図は、同マルチクロツクモ
ード時のタイミングチヤートである。
施例の構成図、第５図は、その供給データの一例
の説明図、第６図は、同ノーマルモード時のタイ
ミングチヤート、第７図は、同マルチクロツクモ
ード時のタイミングチヤートである。
本回路は、３つのＤフリツプフロツプ１ｂ，３
ｂ，５ｂ及び２つのマルチプレクサ２ｂ，４ｂで
構成される３ビツトのシフトレジスタと、データ
発生回路６ｂと、クロツク制御回路７ｂとからな
るものである。
ｂ，５ｂ及び２つのマルチプレクサ２ｂ，４ｂで
構成される３ビツトのシフトレジスタと、データ
発生回路６ｂと、クロツク制御回路７ｂとからな
るものである。
本実施例においては、データ発生回路６ｂから
は、上記シフトレジスタのデータ入力８ｂ〜１０
ｂに対して出力波形に対応した３ビツトのシフト
レジスタデータがパラレルに供給され、クロツク
制御回路７ｂからは、マルチプレクサ２ｂの選択
入力１１ｂ，１２ｂに対してシフトレジスタの３
つの動作（プリセツト、シフト、ローテート）を
制御する動作制御信号が供給され、クロツク入力
１３ｂからは、出力波形の出力タイミングを制御
するシフトレジスタクロツクが供給される。
は、上記シフトレジスタのデータ入力８ｂ〜１０
ｂに対して出力波形に対応した３ビツトのシフト
レジスタデータがパラレルに供給され、クロツク
制御回路７ｂからは、マルチプレクサ２ｂの選択
入力１１ｂ，１２ｂに対してシフトレジスタの３
つの動作（プリセツト、シフト、ローテート）を
制御する動作制御信号が供給され、クロツク入力
１３ｂからは、出力波形の出力タイミングを制御
するシフトレジスタクロツクが供給される。
また、データ発生回路６ｂで作成される３ビツ
トのシフトレジスタデータは、前述の論理データ
と他のデータとをデコードして作成したものであ
り、例えば第５図に示すようなものであればよ
い。なお、第５図において、×印はDon't Careを
表わしている。
トのシフトレジスタデータは、前述の論理データ
と他のデータとをデコードして作成したものであ
り、例えば第５図に示すようなものであればよ
い。なお、第５図において、×印はDon't Careを
表わしている。
以下、ノーマルモード時、マルチクロツクモー
ド時にRZ波形を出力する場合をとり上げて詳述
する。
ド時にRZ波形を出力する場合をとり上げて詳述
する。
ノーマルモード時のタイミングチヤートを第６
図に示す。Ａは論理データであり、データ発生回
路６ｂにおいて、このデータと他の制御データと
をデコードし、３ビツトのシフトレジスタデータ
Ｂが作成されている。第６図では３ビツトのデー
タを便宜上１つにまとめてある。ここで、シフト
レジスタデータＢの各ビツトの論値と出力波形及
び論理データとは、前出の第５図に示したような
関係があるものとする。すなわち、RZ波形を出
力する場合には、データ入力８ｂ〜１０ｂには、
シフトレジスタデータ（１，０，Ｘ）が与えられ
る。次に、選択端子１１ｂ，１２ｂにシフトレジ
スタの動作に対応した動作選択信号Ｃ（第６図）
がクロツク制御回路７ｂから入力される。RZ波
形の場合は、プリセツト（記号Ｐ）→シフト（記
号Ｓ）の順であり、プリセツトの動作選択信号Ｃ
が入力されたのち、クロツク入力１３ｂにはシフ
トレジスタクロツクＥが与えられる。このクロツ
クＥに同期してシフトレジスタ出力１５ｂからシ
フトレジスタデータ“１”が出力される。その
後、動作選択信号Ｃがシフト動作を選択し、シフ
トレジスタクロツクＦにより、データ入力端子９
ｂから入力されたシフトレジスタ“０”が出力端
子１５ｂから出力され、第６図の波形Ｇに示す
RZ波形が得られる。なお、クロツク入力端子１
３ｂに入力されるクロツクは、上記Ｅ，Ｆを用い
たが、これは例えばRZ波形の場合にはクロツク
ＥとクロツクＦの論理和をとればよく、RTO波
形の場合も同じクロツクを用いる。また、NRZ
波形にはクロツクＥを、EOR波形にはクロツク
Ｄ，Ｅ，Ｆの論理和をとつたものをシフトレジス
タクロツクとして用いればよい。第６図の波形Ｈ
及びＩは、それぞれEOR波形及びNRZ波形を出
力する場合の動作選択信号の変化を表わしたもの
である。RTO波形については、RZ波形の場合と
同じ動作選択信号でよい。また、波形Ｊ，Ｋ，Ｌ
は、それぞれEOR波形、NRZ波形、RTO波形を
示す。
図に示す。Ａは論理データであり、データ発生回
路６ｂにおいて、このデータと他の制御データと
をデコードし、３ビツトのシフトレジスタデータ
Ｂが作成されている。第６図では３ビツトのデー
タを便宜上１つにまとめてある。ここで、シフト
レジスタデータＢの各ビツトの論値と出力波形及
び論理データとは、前出の第５図に示したような
関係があるものとする。すなわち、RZ波形を出
力する場合には、データ入力８ｂ〜１０ｂには、
シフトレジスタデータ（１，０，Ｘ）が与えられ
る。次に、選択端子１１ｂ，１２ｂにシフトレジ
スタの動作に対応した動作選択信号Ｃ（第６図）
がクロツク制御回路７ｂから入力される。RZ波
形の場合は、プリセツト（記号Ｐ）→シフト（記
号Ｓ）の順であり、プリセツトの動作選択信号Ｃ
が入力されたのち、クロツク入力１３ｂにはシフ
トレジスタクロツクＥが与えられる。このクロツ
クＥに同期してシフトレジスタ出力１５ｂからシ
フトレジスタデータ“１”が出力される。その
後、動作選択信号Ｃがシフト動作を選択し、シフ
トレジスタクロツクＦにより、データ入力端子９
ｂから入力されたシフトレジスタ“０”が出力端
子１５ｂから出力され、第６図の波形Ｇに示す
RZ波形が得られる。なお、クロツク入力端子１
３ｂに入力されるクロツクは、上記Ｅ，Ｆを用い
たが、これは例えばRZ波形の場合にはクロツク
ＥとクロツクＦの論理和をとればよく、RTO波
形の場合も同じクロツクを用いる。また、NRZ
波形にはクロツクＥを、EOR波形にはクロツク
Ｄ，Ｅ，Ｆの論理和をとつたものをシフトレジス
タクロツクとして用いればよい。第６図の波形Ｈ
及びＩは、それぞれEOR波形及びNRZ波形を出
力する場合の動作選択信号の変化を表わしたもの
である。RTO波形については、RZ波形の場合と
同じ動作選択信号でよい。また、波形Ｊ，Ｋ，Ｌ
は、それぞれEOR波形、NRZ波形、RTO波形を
示す。
次に、マルチクロツクモード時にRZ波形を出
力する場合について説明する。第７図において、
Ａは論理データ、Ｂは論理データをデコードして
端子８ｂ〜１０ｂに入力されるシフトレジスタデ
ータを便宜的にまとめて書いたものである。各端
子に与えられる論理値は第５図に示した。
力する場合について説明する。第７図において、
Ａは論理データ、Ｂは論理データをデコードして
端子８ｂ〜１０ｂに入力されるシフトレジスタデ
ータを便宜的にまとめて書いたものである。各端
子に与えられる論理値は第５図に示した。
シフトレジスタクロツクＣ〜Ｅと動作選択信号
Ｆのタイミング関係は第７図に示すように与えら
れ、前述したノーマルモード時とは異なる。動作
選択信号がローテート（記号Ｒ）を選択した場合
は、この時出力端子１５ｂに出力されている論理
値が信号線１４ｂによりマルチプレクサ２ｂを通
じてＤフリツプフロツプ３ｂに入力される。ま
た、シフトレジスタクロツクとしてはＤ，Ｅの論
理和をとつたものが用いられる。したがつて、
RZ波形を出力する場合、シフトレジスタデータ
として論理データが“１”の場合は（１，０，
Ｘ）を用いると（第５図）、出力端子１５ｂにお
ける論理値の変化は１→０→１→０となつて、第
７図の波形Ｇに示すRZ波形が得られる。さらに、
RTO波形の場合も、動作選択信号及びシフトレ
ジスタクロツクはRZ波形の場合と同じであり、
第７図の波形Ｈに示すRTO波形が得られる。
Ｆのタイミング関係は第７図に示すように与えら
れ、前述したノーマルモード時とは異なる。動作
選択信号がローテート（記号Ｒ）を選択した場合
は、この時出力端子１５ｂに出力されている論理
値が信号線１４ｂによりマルチプレクサ２ｂを通
じてＤフリツプフロツプ３ｂに入力される。ま
た、シフトレジスタクロツクとしてはＤ，Ｅの論
理和をとつたものが用いられる。したがつて、
RZ波形を出力する場合、シフトレジスタデータ
として論理データが“１”の場合は（１，０，
Ｘ）を用いると（第５図）、出力端子１５ｂにお
ける論理値の変化は１→０→１→０となつて、第
７図の波形Ｇに示すRZ波形が得られる。さらに、
RTO波形の場合も、動作選択信号及びシフトレ
ジスタクロツクはRZ波形の場合と同じであり、
第７図の波形Ｈに示すRTO波形が得られる。
以上、説明したように本実施例では、シフトレ
ジスタにパラレルにデータを入力し、動作選択信
号によつてシフトレジスタの動作を選択制御し、
出力波形の変化点のタイミングを制御する複数の
クロツクのなかから、出力波形に応じて必要なク
ロツクを選択してその論理和をとり、これをシフ
トレジスタクロツクとして供給することによつて
出力波形を得ている。したがつて、生成される各
波形の複数の変化点は、出力波形の種類にかかわ
らず、同一の経路を通過するため、ノーマルモー
ドにおいてもマルチクロツクモードにおいても、
正確なタイミングを有する論理波形を得ることが
可能である。
ジスタにパラレルにデータを入力し、動作選択信
号によつてシフトレジスタの動作を選択制御し、
出力波形の変化点のタイミングを制御する複数の
クロツクのなかから、出力波形に応じて必要なク
ロツクを選択してその論理和をとり、これをシフ
トレジスタクロツクとして供給することによつて
出力波形を得ている。したがつて、生成される各
波形の複数の変化点は、出力波形の種類にかかわ
らず、同一の経路を通過するため、ノーマルモー
ドにおいてもマルチクロツクモードにおいても、
正確なタイミングを有する論理波形を得ることが
可能である。
以上、詳細に説明したように、本発明によれ
ば、出力波形の変化点のタイミングを制御するク
ロツク及びデータの通過する経路を同一にするこ
とができるので、ノーマルモードにおいてもマル
チクロツクモードにおいても、正確なタイミング
を有した論理波形を得ることができ、論理回路試
験などの精度向上に顕著な効果が得られる。
ば、出力波形の変化点のタイミングを制御するク
ロツク及びデータの通過する経路を同一にするこ
とができるので、ノーマルモードにおいてもマル
チクロツクモードにおいても、正確なタイミング
を有した論理波形を得ることができ、論理回路試
験などの精度向上に顕著な効果が得られる。
第１図は、従来の論理波形生成回路の一例の回
路図、第２図は、そのノーマルモード時のタイミ
ングチヤート、第３図は、同マルチクロツクモー
ド時のタイミングチヤート、第４図は、本発明に
係る論理波形生成回路の一実施例の構成図、第５
図は、その供給データの一例の説明図、第６図
は、同ノーマルモード時のタイミングチヤート、
第７図は、同マルチクロツクモード時のタイミン
グチヤートである。 １ｂ，３ｂ，５ｂ…Ｄフリツプフロツプ、２
ｂ，４ｂ…マルチプレクサ、６ｂ…データ発生回
路、７ｂ…クロツク制御回路。
路図、第２図は、そのノーマルモード時のタイミ
ングチヤート、第３図は、同マルチクロツクモー
ド時のタイミングチヤート、第４図は、本発明に
係る論理波形生成回路の一実施例の構成図、第５
図は、その供給データの一例の説明図、第６図
は、同ノーマルモード時のタイミングチヤート、
第７図は、同マルチクロツクモード時のタイミン
グチヤートである。 １ｂ，３ｂ，５ｂ…Ｄフリツプフロツプ、２
ｂ，４ｂ…マルチプレクサ、６ｂ…データ発生回
路、７ｂ…クロツク制御回路。
Claims (1)
- １ フリツプフロツプおよびマルチプレクサを用
いて構成され、入力クロツクによつて駆動される
シフトレジスタと、所望の出力論理波形に対応し
て上記シフトレジスタに対するデータの作成をす
るためのデータ発生回路と、同じく入力クロツク
の制御をするためのクロツク制御回路とからな
り、上記シフトレジスタを構成するマルチプレク
サに対して上記シフトレジスタの出力から帰還線
を設け、基本周期内で複数個の論理波形を出力さ
せるように構成した論理波形生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040364A JPS60185425A (ja) | 1984-03-05 | 1984-03-05 | 論理波形生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040364A JPS60185425A (ja) | 1984-03-05 | 1984-03-05 | 論理波形生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185425A JPS60185425A (ja) | 1985-09-20 |
| JPH0369075B2 true JPH0369075B2 (ja) | 1991-10-30 |
Family
ID=12578581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040364A Granted JPS60185425A (ja) | 1984-03-05 | 1984-03-05 | 論理波形生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60185425A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729505Y2 (ja) * | 1986-07-18 | 1995-07-05 | 株式会社アドバンテスト | 論理波形発生装置 |
| JP3901825B2 (ja) * | 1998-02-13 | 2007-04-04 | 富士通株式会社 | 波形生成装置及び方法 |
-
1984
- 1984-03-05 JP JP59040364A patent/JPS60185425A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60185425A (ja) | 1985-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156903B2 (ja) | ||
| JPH0369075B2 (ja) | ||
| US3979681A (en) | System and method for decoding reset signals of a timepiece for providing internal control | |
| TW508446B (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| JPS61132884A (ja) | 論理回路試験装置 | |
| US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
| JPH064044A (ja) | 液晶表示装置 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| KR930003169B1 (ko) | 마이크로 컴퓨터의 표시장치 | |
| JP2534344B2 (ja) | 強誘電性液晶パネルの駆動方法 | |
| JPH0675015A (ja) | パターン信号発生器に同期したａｃ測定電圧印加回路 | |
| RU2010323C1 (ru) | Устройство для статистического моделирования состояния объекта испытаний | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| JP3298959B2 (ja) | パルス幅変調回路 | |
| JP3326890B2 (ja) | パルス幅変調回路 | |
| JPH06112812A (ja) | バイナリ・カウンタ | |
| JPH09205349A (ja) | パルス幅選択信号出力装置 | |
| JPS6077518A (ja) | 集積回路 | |
| SU1580345A1 (ru) | Устройство дл выбора среднего из трех двоичных чисел | |
| JPH10222808A (ja) | 磁気記録再生装置 | |
| JPS6113165A (ja) | 同相転送回路 | |
| JPH10170604A (ja) | 入出力バッファテスト回路及び半導体集積回路 | |
| JPH0766041B2 (ja) | 論理波形生成器 | |
| JPS6290582A (ja) | 集積回路 | |
| JPH0511025A (ja) | 半導体集積回路 |