JPH0369216B2 - - Google Patents
Info
- Publication number
- JPH0369216B2 JPH0369216B2 JP12215782A JP12215782A JPH0369216B2 JP H0369216 B2 JPH0369216 B2 JP H0369216B2 JP 12215782 A JP12215782 A JP 12215782A JP 12215782 A JP12215782 A JP 12215782A JP H0369216 B2 JPH0369216 B2 JP H0369216B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- combination
- input signals
- collector
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Safety Devices In Control Systems (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、中間値選択回路に関する。
三重化制御システムは第１図に示す構成より成
る。図で、センサ１，２，３は三重化のための状
態検出センサであり、１つの状態を３個のセンサ
で検出する役割を持つ。選択回路４，５，６はセ
ンサ１，２，３の検出値を共通に取込み、各選択
回路はその３つの検出値の１つ（中間値）の選択
を行う。演算装置７，８，９は、対応する選択回
路４，５，６の選択後の出力を取込み所定の演算
を行う。選択回路１０は各演算装置７，８，９の
出力を取込みその３つの出力の中から最もらしい
出力値（中間値）を選択し、出力する。この出力
値は、例えばアクチユエータのための制御信号と
なる。
る。図で、センサ１，２，３は三重化のための状
態検出センサであり、１つの状態を３個のセンサ
で検出する役割を持つ。選択回路４，５，６はセ
ンサ１，２，３の検出値を共通に取込み、各選択
回路はその３つの検出値の１つ（中間値）の選択
を行う。演算装置７，８，９は、対応する選択回
路４，５，６の選択後の出力を取込み所定の演算
を行う。選択回路１０は各演算装置７，８，９の
出力を取込みその３つの出力の中から最もらしい
出力値（中間値）を選択し、出力する。この出力
値は、例えばアクチユエータのための制御信号と
なる。
選択回路４，５，６、及び１０は、最もらしい
信号を選択するが、内容上は、中間値の選択を行
う。いわゆる中間値選択回路である。
信号を選択するが、内容上は、中間値の選択を行
う。いわゆる中間値選択回路である。
第２図は中間値選択回路の従来例である。この
中間値選択回路３０は、３個のPNPトランジス
タ３７，３８，３９、３個の電流制限用ベース値
列抵抗３４，３５，３６、３個の保護用コレクタ
直列抵抗３１，３２，３３より成り、１つのトラ
ンジスタのベース直列抵抗と他の１つのトランジ
スタのコレクタ直列抵抗を結んだ３つの接続点
に、３個の入力信号２０，２１，２２を印加して
いる。各トランジスタのエミツタを結んだ接続点
２３から、３個の入力信号中の中間値に対応する
信号を取出し、これを負荷２４に出力する。この
負荷２４とは、各選択回路４，５，６，１０の出
力側の回路を指す。
中間値選択回路３０は、３個のPNPトランジス
タ３７，３８，３９、３個の電流制限用ベース値
列抵抗３４，３５，３６、３個の保護用コレクタ
直列抵抗３１，３２，３３より成り、１つのトラ
ンジスタのベース直列抵抗と他の１つのトランジ
スタのコレクタ直列抵抗を結んだ３つの接続点
に、３個の入力信号２０，２１，２２を印加して
いる。各トランジスタのエミツタを結んだ接続点
２３から、３個の入力信号中の中間値に対応する
信号を取出し、これを負荷２４に出力する。この
負荷２４とは、各選択回路４，５，６，１０の出
力側の回路を指す。
今、入力信号２０，２１，２２を各々E0，E1，
E2とし、この入力信号の電圧関係をE0＜E1＜E2
とする。これにより、トランジスタ３７はしや断
状態、トランジスタ３８は逆導電状態、トランジ
スタ３９は順方向状態となる。この結果、接続点
２３には、中間信号であるE1より、トランジス
タ３９のベース電流と抵抗３６による電圧降下分
とベース・エミツタ間の電圧降下分だけ高い電圧
が出力される。これにより負荷２４には、３つの
入力信号中の中間レベルの信号が出力されないと
の間題点を持つ。更に、第２図から明らかなよう
に、PNPトランジスタを用いるため、入力信号
はすべて負極性の信号に限定する必要があり、正
極性信号の入力に対しては中間値選択ができない
との欠点を持つ。
E2とし、この入力信号の電圧関係をE0＜E1＜E2
とする。これにより、トランジスタ３７はしや断
状態、トランジスタ３８は逆導電状態、トランジ
スタ３９は順方向状態となる。この結果、接続点
２３には、中間信号であるE1より、トランジス
タ３９のベース電流と抵抗３６による電圧降下分
とベース・エミツタ間の電圧降下分だけ高い電圧
が出力される。これにより負荷２４には、３つの
入力信号中の中間レベルの信号が出力されないと
の間題点を持つ。更に、第２図から明らかなよう
に、PNPトランジスタを用いるため、入力信号
はすべて負極性の信号に限定する必要があり、正
極性信号の入力に対しては中間値選択ができない
との欠点を持つ。
本発明の目的は、入力信号の極性を限定するこ
となく、任意極性の入力信号の中から精度よく中
間レベルの信号を選択する中間値選択回路を提供
するものである。
となく、任意極性の入力信号の中から精度よく中
間レベルの信号を選択する中間値選択回路を提供
するものである。
本発明の要旨は、トランジスタのベースとコレ
クタに入力信号を印加してエミツタから信号を取
出す組合せをすべて形成して、トランジスタが飽
和状態となるようにし、エミツタから信号のうち
中間レベルの信号を精度よく選択すると共に、
PNPトランジスタで負極性信号の中間値を選択
し、NPNトランジスタで正極性信号の中間値を
選択するとにより任意極性の入力信号から中間レ
ベルの信号を選択する構成とした。以下、図面に
より本発明を詳述する 第３図は本発明の中間値選択回路の実施例を示
す図である。PNPトランジスタ３７，３８，３
９，４７，４８，４９のエミツタと、NPNトラ
ンジスタ５７，５８，５９，６７，６８，６９の
エミツタとは共通に接続され、その共通接続点２
３は負荷２４の入力端に接続している。入力信号
２５，２６，２７は、正極，負極の両極性をとり
うる。抵抗３１，３２，３３，４１，４２，４
３，５１，５２，５３，６１，６２，６３は対応
トランジスタ保護用のコレクタ直列抵抗である。
抵抗３４，３５，３６，４４，４５，４６，５
４，５５，５６，６４，６５，６６は電流制限用
のベース直列抵抗である。入力信号２５（V1）
は抵抗３５，３３，４１，４６を介してそれぞれ
トランジスタ３８のベース、３９のコレクタ、４
７のコレクタ、４９のベースに印加し、且つ抵抗
５５，５３，６１，６６を介してトランジスタ５
８のベース、５９のコレクタ、６７のコレクタ、
６９のベースに印加する。入力信号２６（V2）
は、抵抗３１，３６，４５，４３を介してそれぞ
れトランジスタ３７のコレクタ、３９のベース、
４８のベース、４９のコレクタに印加し、且つ抵
抗５１，５６，６５，６３を介してそれぞれトラ
ンジスタ５７のコレクタ、５９のベース、６８の
ベース、６９のコレクタに印加する。入力信号２
７（V3）は、抵抗３４，３２，４４，４２を介
してトランジスタ３７のベース、３８のコレク
タ、４７のベース、４８のコレクタに印加し、且
つ抵抗５４，５２，６４，６２を介してそれぞれ
トランジスタ５７のベース、５８のコレクタ、６
７のベース、６８のコレクタに印加する。
クタに入力信号を印加してエミツタから信号を取
出す組合せをすべて形成して、トランジスタが飽
和状態となるようにし、エミツタから信号のうち
中間レベルの信号を精度よく選択すると共に、
PNPトランジスタで負極性信号の中間値を選択
し、NPNトランジスタで正極性信号の中間値を
選択するとにより任意極性の入力信号から中間レ
ベルの信号を選択する構成とした。以下、図面に
より本発明を詳述する 第３図は本発明の中間値選択回路の実施例を示
す図である。PNPトランジスタ３７，３８，３
９，４７，４８，４９のエミツタと、NPNトラ
ンジスタ５７，５８，５９，６７，６８，６９の
エミツタとは共通に接続され、その共通接続点２
３は負荷２４の入力端に接続している。入力信号
２５，２６，２７は、正極，負極の両極性をとり
うる。抵抗３１，３２，３３，４１，４２，４
３，５１，５２，５３，６１，６２，６３は対応
トランジスタ保護用のコレクタ直列抵抗である。
抵抗３４，３５，３６，４４，４５，４６，５
４，５５，５６，６４，６５，６６は電流制限用
のベース直列抵抗である。入力信号２５（V1）
は抵抗３５，３３，４１，４６を介してそれぞれ
トランジスタ３８のベース、３９のコレクタ、４
７のコレクタ、４９のベースに印加し、且つ抵抗
５５，５３，６１，６６を介してトランジスタ５
８のベース、５９のコレクタ、６７のコレクタ、
６９のベースに印加する。入力信号２６（V2）
は、抵抗３１，３６，４５，４３を介してそれぞ
れトランジスタ３７のコレクタ、３９のベース、
４８のベース、４９のコレクタに印加し、且つ抵
抗５１，５６，６５，６３を介してそれぞれトラ
ンジスタ５７のコレクタ、５９のベース、６８の
ベース、６９のコレクタに印加する。入力信号２
７（V3）は、抵抗３４，３２，４４，４２を介
してトランジスタ３７のベース、３８のコレク
タ、４７のベース、４８のコレクタに印加し、且
つ抵抗５４，５２，６４，６２を介してそれぞれ
トランジスタ５７のベース、５８のコレクタ、６
７のベース、６８のコレクタに印加する。
以下、入力信号V1，V2，V3の大小関係に対応
して動作を説明する。先ず、V1＞V2＞V3の場合
を説明する。この条件下では、PNPトランジス
タ３７，３８，３９，４７，４８，４９は逆バイ
アス或いは逆電圧印加となるため、しや断状態或
いは逆導通状態になる。一方、NPNトランジス
タについては、５７，６７はベース・エミツタ間
が逆バイアスとなりしや断状態、５８はベース・
エミツタ間が順バイアスであるがコレクタ電位は
エミツタ電位が低いため逆導通状態、６９はベー
ス・エミツタ間が順バイアスでありコレクタ電位
がエミツタ電位より高いため飽和状態となる。即
ち、出力信号として接続点２３には、コレクタ保
護抵抗６３が負荷抵抗２４に比べて非常に小さい
ので、トランジスタ６９がスイツチオン状態にな
り、入力信号２６のV2なる中間レベルの信号が
出力される。
して動作を説明する。先ず、V1＞V2＞V3の場合
を説明する。この条件下では、PNPトランジス
タ３７，３８，３９，４７，４８，４９は逆バイ
アス或いは逆電圧印加となるため、しや断状態或
いは逆導通状態になる。一方、NPNトランジス
タについては、５７，６７はベース・エミツタ間
が逆バイアスとなりしや断状態、５８はベース・
エミツタ間が順バイアスであるがコレクタ電位は
エミツタ電位が低いため逆導通状態、６９はベー
ス・エミツタ間が順バイアスでありコレクタ電位
がエミツタ電位より高いため飽和状態となる。即
ち、出力信号として接続点２３には、コレクタ保
護抵抗６３が負荷抵抗２４に比べて非常に小さい
ので、トランジスタ６９がスイツチオン状態にな
り、入力信号２６のV2なる中間レベルの信号が
出力される。
次に、V1＞V3＞V2＞０の場合は、上述と同様
の考え方により、トランジスタ５８がスイツチオ
ンの状態となり、中間値である入力信号V3が共
通端子２３から負荷２４に供給される。他の大小
関係でも同様にその時の中間値が出力する。
の考え方により、トランジスタ５８がスイツチオ
ンの状態となり、中間値である入力信号V3が共
通端子２３から負荷２４に供給される。他の大小
関係でも同様にその時の中間値が出力する。
０＞V1＞V2＞V3の場合には、NPNトランジ
スタ５７，５８，５９，６７，６８，６９はすべ
てしや断状態或いは逆導通状態となり、動作に
は、PNPトランジスタのみが関与する。さて、
このPNPトランジスタの中で、３８，３９，４
８，４９がしや断状態、４７が逆導通状態である
のに対して、３７は飽和状態となる。このため、
接続点２３には、トランジスタ３７のオンによ
り、中間値である入力信号V2なる負信号が負荷
２４に出力する。
スタ５７，５８，５９，６７，６８，６９はすべ
てしや断状態或いは逆導通状態となり、動作に
は、PNPトランジスタのみが関与する。さて、
このPNPトランジスタの中で、３８，３９，４
８，４９がしや断状態、４７が逆導通状態である
のに対して、３７は飽和状態となる。このため、
接続点２３には、トランジスタ３７のオンによ
り、中間値である入力信号V2なる負信号が負荷
２４に出力する。
次に、０＞V1＞V3＞V3の場合には、トランジ
スタ３８のみがオンし、入力信号V3を負荷２４
に供給する。以下、他の大小関係の条件下でもそ
の時の中間値が出力される。
スタ３８のみがオンし、入力信号V3を負荷２４
に供給する。以下、他の大小関係の条件下でもそ
の時の中間値が出力される。
両極性の信号が存在する場合、例えば、V1＞
０＞V2＞V3の場合には、トランジスタ３７のみ
が飽和状態となり、入力信号２６のV2なる信号
（負極性）が接続点２３に供給される。他の大小
関係下でも、同様に中間レベルの信号が選択され
る。
０＞V2＞V3の場合には、トランジスタ３７のみ
が飽和状態となり、入力信号２６のV2なる信号
（負極性）が接続点２３に供給される。他の大小
関係下でも、同様に中間レベルの信号が選択され
る。
以上述べた様に、本実施例はベースやコレクタ
等の各種のバイアス電源を設けることなく、簡単
な回路構成でトランジスタのベースとコレクタに
入力信号を印加する組合せすべてを形成し、トラ
ンジスタが飽和状態，遮断状態及び逆導通状態と
なる様にして、エミツタから入力信号のうち中間
レベルの信号を高精度で選択することができる。
特に、６つのPNPトランジスタを用いた場合の
中間値選択回路は、負極性の入力信号に対して中
間値の信号を選択し、出力することができる。ま
た、６つのNPNトランジスタを用いた場合の中
間値選択回路は、正極性の入力信号に対して中間
値の信号を選択し、出力することができる。この
ように、いずれの中間値選択回路においても、バ
イアス電源を設けることがなく、単極性の信号に
対して中間値の信号を選択し出力することができ
るので、中間値選択回路の信頼性を高くできる効
果がある。また、必要最小限のハードウエアで単
極性の入力信号に対して中間値の信号を選択し出
力できるという効果もある。
等の各種のバイアス電源を設けることなく、簡単
な回路構成でトランジスタのベースとコレクタに
入力信号を印加する組合せすべてを形成し、トラ
ンジスタが飽和状態，遮断状態及び逆導通状態と
なる様にして、エミツタから入力信号のうち中間
レベルの信号を高精度で選択することができる。
特に、６つのPNPトランジスタを用いた場合の
中間値選択回路は、負極性の入力信号に対して中
間値の信号を選択し、出力することができる。ま
た、６つのNPNトランジスタを用いた場合の中
間値選択回路は、正極性の入力信号に対して中間
値の信号を選択し、出力することができる。この
ように、いずれの中間値選択回路においても、バ
イアス電源を設けることがなく、単極性の信号に
対して中間値の信号を選択し出力することができ
るので、中間値選択回路の信頼性を高くできる効
果がある。また、必要最小限のハードウエアで単
極性の入力信号に対して中間値の信号を選択し出
力できるという効果もある。
さらに、第３図の様に、PNPトランジスタと
NPNトランジスタを用いて中間値選択回路を構
成すると、両極性信号の中間値を選択できる為、
入力信号を単極性信号となる様に前段回路を工夫
する必要がない効果がある。
NPNトランジスタを用いて中間値選択回路を構
成すると、両極性信号の中間値を選択できる為、
入力信号を単極性信号となる様に前段回路を工夫
する必要がない効果がある。
さらに、本実施例は、入力信号が単極性であつ
ても、適用できる。即ち、第３図の実施例は、前
述した説明からも明らかなように、極性に応じて
上段から下段かのいずれかの回路部分が動作す
る。このことは、入力信号が単極性であつてもよ
いことを意味する。
ても、適用できる。即ち、第３図の実施例は、前
述した説明からも明らかなように、極性に応じて
上段から下段かのいずれかの回路部分が動作す
る。このことは、入力信号が単極性であつてもよ
いことを意味する。
さらに、入力信号形式としてはアナログ信号、
デイジタル信号いずれでも適用できる。アナログ
信号では、レベル比較であるが、デイジタル信号
にあつてもレベル比較をする。このデイジタル信
号にあつてはレベルの変動のみでなく三重化入力
デイジタル信号に位相のずれが生ずる場合にも適
用できる。位相のずれとは、三重化入力信号相互
に位相ずれが発生し、この結果、ある時刻では
“０”レベルの信号と“１”レベルの信号とが混
在して入力することになり、この中の中間値をレ
ベル比較で選択することになる。
デイジタル信号いずれでも適用できる。アナログ
信号では、レベル比較であるが、デイジタル信号
にあつてもレベル比較をする。このデイジタル信
号にあつてはレベルの変動のみでなく三重化入力
デイジタル信号に位相のずれが生ずる場合にも適
用できる。位相のずれとは、三重化入力信号相互
に位相ずれが発生し、この結果、ある時刻では
“０”レベルの信号と“１”レベルの信号とが混
在して入力することになり、この中の中間値をレ
ベル比較で選択することになる。
本発明によれば、必要最小限の部品点数で任意
極性の信号の中間値を高精度で選択ができるた
め、三重化制御システムの制御性能及び高信頼化
に大きく寄与する効果を有する。
極性の信号の中間値を高精度で選択ができるた
め、三重化制御システムの制御性能及び高信頼化
に大きく寄与する効果を有する。
第１図は中間値選択回路が適用される三重化制
御システムの構成図、第２図は従来の中間値選択
回路図、第３図は本発明の実施例図である。 ２５，２６，２７……入力信号、３７，３８，
３９，４７，４８，４９……PNPトランジスタ、
５７，５８，５９，６７，６８，６９……NPN
トランジスタ。
御システムの構成図、第２図は従来の中間値選択
回路図、第３図は本発明の実施例図である。 ２５，２６，２７……入力信号、３７，３８，
３９，４７，４８，４９……PNPトランジスタ、
５７，５８，５９，６７，６８，６９……NPN
トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ ３つの入力信号から中間値の信号を選択する
中間値選択回路において、６つの同一種類のトラ
ンジスタを具備し、各トランジスタのベースとコ
レクタに異なるすべての組合せの入力信号を抵抗
を介して印加し、各トランジスタのエミツタ側を
接続し、この接続点より信号を出力することを特
徴とする中間値選択回路。 ２ ６個のPNPトランジスタと、第１，第２，
第３の入力信号とを備え、第１と第２の入力信号
の組合せに対して上記６個のPNPトランジスタ
の第１，第２のトランジスタの組合せを対応さ
せ、第２と第３の入力信号の組合せに対して上記
６個のPNPトランジスタの第３，第４のトラン
ジスタの組合せを対応させ、第３と第１の入力信
号の組合せに対して上記６個のPNPトランジス
タの第５，第６のトランジスタの組合せを対応さ
せると共に、上記入力信号の組合せである３組の
組合せの各々と該各組合せに対応する２つの
PNPトランジスタの組との間にあつては同一の
接続構成とし、各入力信号の組合せと対応する２
つのトランジスタとの間における上記接続構成
は、２つの入力信号の一方が一方のトランジスタ
のベースにベース抵抗を介して印加し、他方のト
ランジスタのコレクタにコレクタ抵抗を介して印
加し、上記２つの入力信号の他方が上記一方のト
ランジスタのコレクタにコレクタ抵抗を介して印
加し、他方のトランジスタのベースにベース抵抗
を介して印加する接続構成より成り、さらに上記
６個のPNPトランジスタのエミツタ側は共通に
接続して負荷の入力端に接続せしめてなる構成と
する特許請求の範囲第１項記載の中間値選択回
路。 ３ ６個のNPNトランジスタと、第１，第２，
第３の入力信号とを備え、第１と第２の入力信号
の組合せに対して上記６個のNPNトランジスタ
の第１，第２のトランジスタの組合せを対応さ
せ、第２と第３の入力信号の組合せに対して上記
６個のNPNトランジスタの第３，第４のトラン
ジスタの組合せを対応させ、第３と第１の入力信
号の組合せに対して上記６個のNPNトランジス
タの第５，第６のトランジスタの組合せを対応さ
せると共に、上記入力信号の組合せである３組の
組合せの各々と該組合せに対応する２つのNPN
トランジスタの組との間にあつては同一の接続構
成とし、各入力信号の組合せと対応する２つのト
ランジスタとの間における上記接続構成は、２つ
の入力信号の一方が一方のトランジスタのベース
にベース抵抗を介して印加し、他方のトランジス
タのコレクタにコレクタ抵抗を介して印加し、上
記２つの入力信号の他方が上記一方のトランジス
タのコレクタにコレクタ抵抗を介して印加し、他
方のトランジスタのベースにベース抵抗を介して
印加する接続構成より成り、さらに上記６個の
NPNトランジスタの各エミツタは共通に接続し
て負荷の入力端に接続せしめてなる構成とする特
許請求の範囲第１項記載の中間値選択回路。 ４ ６個のPNPトランジスタと、６個のNPNト
ランジスタと、第１，第２，第３のアナログ入力
信号とを備え、第１と第２の入力信号の組合せに
対して上記６個のPNPトランジスタの第１，第
２のトランジスタの組合せ、及び６個のNPNト
ランジスタの第１，第２のトランジスタの組合せ
を対応させ、第２と第３の入力信号の組合せに対
して上記６個のPNPトランジスタの第３，第４
のトランジスタの組合せ、及び６個のNPNトラ
ンジスタの第３，第４のトランジスタの組合せを
対応させ、第３，第１の入力信号の組合せに対し
て上記６個のPNPトランジスタの第５，第６の
トランジスタの組合せ、及び６個のNPNトラン
ジスタの第５，第６のトランジスタの組合せを対
応させると共に、上記入力信号の組合せである３
組の組合せの各々と該各組合せに対応する２つの
PNPトランジスタの組との間、及び３組の組合
せの各々と該組合せに対応する２つのNPNトラ
ンジスタの組との間にあつては同一の接続構成と
し、各入力信号の組合せと対応する２つのトラン
ジスタとの間における上記接続構成は、２つの入
力信号の一方が一方のトランジスタのベースにベ
ース抵抗を介して印加し、他方のトランジスタの
コレクタにコレクタ抵抗を介して印加し、上記２
つの入力信号の他方が上記一方のトランジスタの
コレクタにコレクタ抵抗を介して印加し、他方の
トランジスタのベースにベース抵抗を介して印加
する接続構成より成り、さらに上記６個のPNP
トランジスタ、６個のNPNトランジスタの各エ
ミツタは共通に接続して負荷の入力端に接続せし
めてなる構成とする中間値選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12215782A JPS5914003A (ja) | 1982-07-15 | 1982-07-15 | 中間値選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12215782A JPS5914003A (ja) | 1982-07-15 | 1982-07-15 | 中間値選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5914003A JPS5914003A (ja) | 1984-01-24 |
| JPH0369216B2 true JPH0369216B2 (ja) | 1991-10-31 |
Family
ID=14829005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12215782A Granted JPS5914003A (ja) | 1982-07-15 | 1982-07-15 | 中間値選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914003A (ja) |
-
1982
- 1982-07-15 JP JP12215782A patent/JPS5914003A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5914003A (ja) | 1984-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0369216B2 (ja) | ||
| US6157221A (en) | Three input comparator | |
| US4501979A (en) | Current amplifier having multiple selectable outputs | |
| JP3197244B2 (ja) | 出力回路 | |
| JPS6237849B2 (ja) | ||
| JPS6339921B2 (ja) | ||
| EP0410764A2 (en) | Comparator circuit | |
| JP2847149B2 (ja) | スイッチング回路 | |
| JPS6340915Y2 (ja) | ||
| JP3605237B2 (ja) | モニタ出力回路 | |
| JPH0760993B2 (ja) | 比較器 | |
| JPS6157111A (ja) | 比較器 | |
| JPH0526828Y2 (ja) | ||
| JP3746923B2 (ja) | 判定回路 | |
| JPH018027Y2 (ja) | ||
| JPH04318418A (ja) | 磁気式エンコーダ信号処理回路 | |
| JPH06196978A (ja) | 直流再生回路 | |
| JP2953805B2 (ja) | データ保持ラッチ回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPH02116206A (ja) | 電圧電流変換回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH0263217A (ja) | バイポーラ論理回路 | |
| JPH0155614B2 (ja) | ||
| JPH0583040A (ja) | 位相比較器 | |
| JPS6143018A (ja) | 信号切換回路 |