JPH0374528B2 - - Google Patents
Info
- Publication number
- JPH0374528B2 JPH0374528B2 JP58132435A JP13243583A JPH0374528B2 JP H0374528 B2 JPH0374528 B2 JP H0374528B2 JP 58132435 A JP58132435 A JP 58132435A JP 13243583 A JP13243583 A JP 13243583A JP H0374528 B2 JPH0374528 B2 JP H0374528B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- emitter
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000009429 electrical wiring Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ラジオ受信機やテープレコーダ等の
低周波回路に使用する増幅回路に関する。
低周波回路に使用する増幅回路に関する。
従来例の構成とその問題点
第１図は従来の増幅回路を示すものであり、図
中、増幅器３は正入力端子＋と負入力端子−と出
力端子Ｑを有しており、上記出力端子Ｑのバイア
ス電圧を一方の電源Vccと他方の電源との中間の
電圧にすることにより大きな振幅の信号を取り出
すことが出来るように構成されている。そのた
め、抵抗R1と抵抗R2をほぼ同じ値にし、正入力
端子＋のバイアス電圧は一方の電源Vccと他方の
電源（アース）のほぼ中間の電圧になるように設
定している。そして、負入力端子−には出力端子
Ｑより抵抗R3を介して負帰還をかけ、出力端子
Ｑの電圧が一方の電源Vccと他方の電源のほぼ中
間の電圧になるように構成している。
中、増幅器３は正入力端子＋と負入力端子−と出
力端子Ｑを有しており、上記出力端子Ｑのバイア
ス電圧を一方の電源Vccと他方の電源との中間の
電圧にすることにより大きな振幅の信号を取り出
すことが出来るように構成されている。そのた
め、抵抗R1と抵抗R2をほぼ同じ値にし、正入力
端子＋のバイアス電圧は一方の電源Vccと他方の
電源（アース）のほぼ中間の電圧になるように設
定している。そして、負入力端子−には出力端子
Ｑより抵抗R3を介して負帰還をかけ、出力端子
Ｑの電圧が一方の電源Vccと他方の電源のほぼ中
間の電圧になるように構成している。
第２図は第１図に示す増幅器３の内部をより具
体的に示したものであり、増幅器３としては２つ
のトランジスタ１２，１３より成る差動増幅器が
よく用いられている。第２図において、トランジ
スタ１２のベースが正入力端子であり、トランジ
スタ１３のベースが負入力端子である。そしてト
ランジスタ１２のベースすなわち正入力端子が一
方の電源Vccと他方の電源（アース）のほぼ半分
の電圧になるように抵抗R1，R2の値をほぼ同一
にしている。このことからトランジスタ１２，１
３のベース・エミツタ間の接触電位差VBEは約
0.7Vであるためにトランジスタ１２，１３のエ
ミツタ電圧はトランジスタ１２のベースよりも約
0.7Vだけ高い電圧で動作していることになる。
そのために一方の電源Vccが1.4V以下になるとト
ランジスタ１２のベースと一方の電源Vccの電圧
が0.7V以下となり、トランジスタ１２，１３の
エミツタとベース間が0.7V以下となり、トラン
ジスタ１２，１３に電流が流れなくなり、動作し
なくなる。また第２図の増幅器３の出力部はトラ
ンジスタ２４，２５によるＢ級プツシユプル動作
するものを用いている。前記トランジスタ１２，
１３による差動増幅器の出力信号はトランジスタ
１３，１５のコレクタよりトランジスタ１７のベ
ースに加えて増幅し、トランジスタ１７のコレク
タ信号はトランジスタ２０のベースに加えるとと
もにダイオード接続のトランジスタ２１を介して
トランジスタ２４のベースに加え、かつトランジ
スタ２０の信号はトランジスタ２５のベースに加
えることによりトランジスタ２４，２５はＢ級プ
ツシユプル動作をする。この時、トランジスタ２
０は位相反転の動作をする。出力端子Ｑの信号は
コンデンサ６を介してスピーカ７に加えることに
より、スピーカ７を動作させている。
体的に示したものであり、増幅器３としては２つ
のトランジスタ１２，１３より成る差動増幅器が
よく用いられている。第２図において、トランジ
スタ１２のベースが正入力端子であり、トランジ
スタ１３のベースが負入力端子である。そしてト
ランジスタ１２のベースすなわち正入力端子が一
方の電源Vccと他方の電源（アース）のほぼ半分
の電圧になるように抵抗R1，R2の値をほぼ同一
にしている。このことからトランジスタ１２，１
３のベース・エミツタ間の接触電位差VBEは約
0.7Vであるためにトランジスタ１２，１３のエ
ミツタ電圧はトランジスタ１２のベースよりも約
0.7Vだけ高い電圧で動作していることになる。
そのために一方の電源Vccが1.4V以下になるとト
ランジスタ１２のベースと一方の電源Vccの電圧
が0.7V以下となり、トランジスタ１２，１３の
エミツタとベース間が0.7V以下となり、トラン
ジスタ１２，１３に電流が流れなくなり、動作し
なくなる。また第２図の増幅器３の出力部はトラ
ンジスタ２４，２５によるＢ級プツシユプル動作
するものを用いている。前記トランジスタ１２，
１３による差動増幅器の出力信号はトランジスタ
１３，１５のコレクタよりトランジスタ１７のベ
ースに加えて増幅し、トランジスタ１７のコレク
タ信号はトランジスタ２０のベースに加えるとと
もにダイオード接続のトランジスタ２１を介して
トランジスタ２４のベースに加え、かつトランジ
スタ２０の信号はトランジスタ２５のベースに加
えることによりトランジスタ２４，２５はＢ級プ
ツシユプル動作をする。この時、トランジスタ２
０は位相反転の動作をする。出力端子Ｑの信号は
コンデンサ６を介してスピーカ７に加えることに
より、スピーカ７を動作させている。
この増幅器３の出力部を構成するトランジスタ
２４，２５のバイアス電流を設定するために出力
端子Ｑからダイオード接続のトランジスタ２２と
抵抗２３の直列接続の接続点Ｐを位相反転用のト
ランジスタ２０のエミツタに接続してバイアス
し、トランジスタ２０と２４のベース間をダイオ
ード接続のトランジスタ２１でバイアスしてい
る。トランジスタ２４のベースは出力端子Ｑより
もトランジスタのベース・エミツタ間の接触電圧
VBE約0.7Vだけ高い電圧となつている。そのため
に一方の電源Vccが1.4V以下になると出力端子Ｑ
と一方の電源Vccの間の電圧が0.7V以下となり、
トランジスタ２４に電流が流れなくなり、正常な
Ｂ級プツシユプル動作をしなくなる。
２４，２５のバイアス電流を設定するために出力
端子Ｑからダイオード接続のトランジスタ２２と
抵抗２３の直列接続の接続点Ｐを位相反転用のト
ランジスタ２０のエミツタに接続してバイアス
し、トランジスタ２０と２４のベース間をダイオ
ード接続のトランジスタ２１でバイアスしてい
る。トランジスタ２４のベースは出力端子Ｑより
もトランジスタのベース・エミツタ間の接触電圧
VBE約0.7Vだけ高い電圧となつている。そのため
に一方の電源Vccが1.4V以下になると出力端子Ｑ
と一方の電源Vccの間の電圧が0.7V以下となり、
トランジスタ２４に電流が流れなくなり、正常な
Ｂ級プツシユプル動作をしなくなる。
以上のように第２図に示した増幅回路では入力
の差動増幅回路と出力部の回路が電源電圧Vccが
1.4V以下の低い電圧では動作しないという欠点
があつた。
の差動増幅回路と出力部の回路が電源電圧Vccが
1.4V以下の低い電圧では動作しないという欠点
があつた。
発明の目的
本発明は以上のような従来の欠点を除去するも
のであり、より低い電圧でも充分に動作する優れ
た増幅回路を提供することを目的とするものであ
る。
のであり、より低い電圧でも充分に動作する優れ
た増幅回路を提供することを目的とするものであ
る。
発明の構成
本発明は、上記の目的を達成するため、正入力
端子と負入力端子と出力端子を有する増幅器の正
入力端子と負入力端子のバイアス電圧がトランジ
スタのベース・エミツタ間の接触電位差VBEより
も充分に低い電圧でも動作させるようになし、Ｂ
級プツシユプル出力動作する互いに異つた極性の
第１、第２のトランジスタのコレクタを接続して
出力端子とし、前記第１のトランジスタのベース
に第１のトランジスタと異極性の第３のトランジ
スタのコレクタを接続し、前記第２のトランジス
タのベースに第２のトランジスタと異極性の第４
のトランジスタのコレクタを接続し、上記第３、
第４のトランジスタのエミツタ間をダイオード又
はトランジスタのベース・エミツタ間の接触電位
差を用いてバイアスし、上記第３のトランジスタ
のエミツタを出力端子よりも低い電圧にバイアス
し、上記第４のトランジスタのエミツタを出力端
子よりも高い電圧にバイアスし、上記第３、第４
のトランジスタのベース間をダイオード又はトラ
ンジスタのベース・エミツタ間の接触電位差を用
いてバイアスし、上記第３、第４のトランジスタ
のベースに信号を加えるようにし、上記第１、第
２のトランジスタのコレクタ接続点より出力信号
を取り出すように構成したことを特長とするもの
であり、電源電圧が著しく低下した場合でも充分
に動作させることができる利点を有するものであ
る。
端子と負入力端子と出力端子を有する増幅器の正
入力端子と負入力端子のバイアス電圧がトランジ
スタのベース・エミツタ間の接触電位差VBEより
も充分に低い電圧でも動作させるようになし、Ｂ
級プツシユプル出力動作する互いに異つた極性の
第１、第２のトランジスタのコレクタを接続して
出力端子とし、前記第１のトランジスタのベース
に第１のトランジスタと異極性の第３のトランジ
スタのコレクタを接続し、前記第２のトランジス
タのベースに第２のトランジスタと異極性の第４
のトランジスタのコレクタを接続し、上記第３、
第４のトランジスタのエミツタ間をダイオード又
はトランジスタのベース・エミツタ間の接触電位
差を用いてバイアスし、上記第３のトランジスタ
のエミツタを出力端子よりも低い電圧にバイアス
し、上記第４のトランジスタのエミツタを出力端
子よりも高い電圧にバイアスし、上記第３、第４
のトランジスタのベース間をダイオード又はトラ
ンジスタのベース・エミツタ間の接触電位差を用
いてバイアスし、上記第３、第４のトランジスタ
のベースに信号を加えるようにし、上記第１、第
２のトランジスタのコレクタ接続点より出力信号
を取り出すように構成したことを特長とするもの
であり、電源電圧が著しく低下した場合でも充分
に動作させることができる利点を有するものであ
る。
実施例の説明
第３図は本発明の増幅回路における一実施例の
電気的結線図である。
電気的結線図である。
第３図において、抵抗R1の値を例えば17KΩ、
抵抗R2の値を3KΩとし、電源電圧Vccを1Vとす
ると抵抗R1では約0.15Vの電圧降下となる。この
ことからトランジスタ１２のベース電圧は0.15V
となるため、トランジスタ１３のベース電圧も約
0.15Vになるようにする。そして出力端子Ｑの電
圧を電源電圧Vccの１／２の電圧にすると大きな
出力電圧を得ることが出来る。
抵抗R2の値を3KΩとし、電源電圧Vccを1Vとす
ると抵抗R1では約0.15Vの電圧降下となる。この
ことからトランジスタ１２のベース電圧は0.15V
となるため、トランジスタ１３のベース電圧も約
0.15Vになるようにする。そして出力端子Ｑの電
圧を電源電圧Vccの１／２の電圧にすると大きな
出力電圧を得ることが出来る。
そのため、ここで抵抗R4の値を3KΩ、負帰還
用の抵抗R3を7KΩにするとトランジスタ１２，
１３のベース電圧は約0.15Vとなる。
用の抵抗R3を7KΩにするとトランジスタ１２，
１３のベース電圧は約0.15Vとなる。
即ちR2／R1＋R2×Vccの値と、
R4／R3＋R4×Vcc／２の値とが互いに等しくなるよう
にすると出力端子Ｑの電圧は電源電圧Vccのほぼ
１／２の電圧になり、出力端子Ｑに大きな信号を
取り出すことが出来る。
１／２の電圧になり、出力端子Ｑに大きな信号を
取り出すことが出来る。
そして、この場合はトランジスタ１２，１３の
エミツタ電圧が約0.85Vであり（ベースが約
0.15Vでベース・エミツタ間の電圧が約0.7Vのた
め）、電源電圧Vccが1Vのため、トランジスタ１
２，１３に充分電流が流れ動作する。さらにトラ
ンジスタ１２，１３のコレクタ・エミツタ間の電
圧0.15V以上あると動作するものを用いる。この
回路ではダイオード接続のトランジスタ１４及び
トランジスタ１５のベース・エミツタ間の接触電
位が約0.7Vであり、トランジスタ１２，１３の
コレクタ・エミツタ間の電圧が約0.15Vであるた
め充分に動作する。抵抗R2，R4による電圧降下
が約0.15Vであるため電源電圧Vccが1Vでも充分
動作させることができる。
エミツタ電圧が約0.85Vであり（ベースが約
0.15Vでベース・エミツタ間の電圧が約0.7Vのた
め）、電源電圧Vccが1Vのため、トランジスタ１
２，１３に充分電流が流れ動作する。さらにトラ
ンジスタ１２，１３のコレクタ・エミツタ間の電
圧0.15V以上あると動作するものを用いる。この
回路ではダイオード接続のトランジスタ１４及び
トランジスタ１５のベース・エミツタ間の接触電
位が約0.7Vであり、トランジスタ１２，１３の
コレクタ・エミツタ間の電圧が約0.15Vであるた
め充分に動作する。抵抗R2，R4による電圧降下
が約0.15Vであるため電源電圧Vccが1Vでも充分
動作させることができる。
尚、抵抗R2，R4による電圧降下が0.7V以下で
あると電源電圧Vccが1.4V以下でも動作する。
あると電源電圧Vccが1.4V以下でも動作する。
次に増幅器３の出力部の説明をすると、PNP
トランジスタ２４のコレクタとNPNトランジス
タ２５のコレクタを互いに接続し、このPNPト
ランジスタ２４のベースにNPNトランジスタ３
１のコレクタを接続し、このNPNトランジスタ
２５のベースにPNPトランジスタ３２のコレク
タを接続している。さらに電源Vccとアースの間
に抵抗３４、ダイオード接続のトランジスタ３
３、抵抗３５を直列接続し、トランジスタ３１の
エミツタを上記抵抗３５とトランジスタ３３の接
続点Ｅに接続し、トランジスタ３２のエミツタを
抵抗３４と上記トランジスタ３３の接続点に接続
している。このトランジスタ３３はダイオード接
続したトランジスタで、トランジスタのベース・
エミツタ間の接触電極差を用いてバイアスしてい
る。さらにトランジスタ３１と３２のベース間に
トランジスタ３０を接続している。このトランジ
スタ３０のコレクタに接続してある抵抗３６は必
ずしも必要なものではない。この時はトランジス
タ３０はダイオード接続のトランジスタとして動
作し、ベース・エミツタ間の接触電位差でトラン
ジスタ３１と３２のベース間のバイアスをしてい
る。抵抗３６を接続するとトランジスタ１７に流
れる電流がトランジスタ３０のコレクタにも流れ
抵抗３６で電圧降下し、トランジスタ３０のベー
ス・エミツタ間の接触電位を用いて抵抗３６の電
圧降下分だけ低い電圧にバイアスすることができ
る。
トランジスタ２４のコレクタとNPNトランジス
タ２５のコレクタを互いに接続し、このPNPト
ランジスタ２４のベースにNPNトランジスタ３
１のコレクタを接続し、このNPNトランジスタ
２５のベースにPNPトランジスタ３２のコレク
タを接続している。さらに電源Vccとアースの間
に抵抗３４、ダイオード接続のトランジスタ３
３、抵抗３５を直列接続し、トランジスタ３１の
エミツタを上記抵抗３５とトランジスタ３３の接
続点Ｅに接続し、トランジスタ３２のエミツタを
抵抗３４と上記トランジスタ３３の接続点に接続
している。このトランジスタ３３はダイオード接
続したトランジスタで、トランジスタのベース・
エミツタ間の接触電極差を用いてバイアスしてい
る。さらにトランジスタ３１と３２のベース間に
トランジスタ３０を接続している。このトランジ
スタ３０のコレクタに接続してある抵抗３６は必
ずしも必要なものではない。この時はトランジス
タ３０はダイオード接続のトランジスタとして動
作し、ベース・エミツタ間の接触電位差でトラン
ジスタ３１と３２のベース間のバイアスをしてい
る。抵抗３６を接続するとトランジスタ１７に流
れる電流がトランジスタ３０のコレクタにも流れ
抵抗３６で電圧降下し、トランジスタ３０のベー
ス・エミツタ間の接触電位を用いて抵抗３６の電
圧降下分だけ低い電圧にバイアスすることができ
る。
すると、入力部の差動増幅器を構成するトラン
ジスタ１２，１３で増幅され、トランジスタ１
２，１３のコレクタ側にカレントミラー回路のダ
イオード接続のトランジスタ１４とトランジスタ
１５を有し、トランジスタ１３，１５のコレクタ
信号をトランジスタ１７のベースに加え、トラン
ジスタ１７のコレクタからトランジスタ３２，３
１のベースに加え、トランジスタ３１，３２のコ
レクタ信号はトランジスタ２４，２５のベースに
加え、トランジスタ２４，２５のコレクタの接続
点Ｑに出力信号を取り出し、コンデンサ６を介し
てスピーカ７を動作させることができる。
ジスタ１２，１３で増幅され、トランジスタ１
２，１３のコレクタ側にカレントミラー回路のダ
イオード接続のトランジスタ１４とトランジスタ
１５を有し、トランジスタ１３，１５のコレクタ
信号をトランジスタ１７のベースに加え、トラン
ジスタ１７のコレクタからトランジスタ３２，３
１のベースに加え、トランジスタ３１，３２のコ
レクタ信号はトランジスタ２４，２５のベースに
加え、トランジスタ２４，２５のコレクタの接続
点Ｑに出力信号を取り出し、コンデンサ６を介し
てスピーカ７を動作させることができる。
ここで、このトランジスタ３１と３２のエミツ
タ電位の印加手段が従来のものと異る。即ち、抵
抗３４，３５とダイオード接続のトランジスタ３
３を用い、抵抗３４，３５を略同一抵抗値にして
いる。そのため、ダイオード接続のトランジスタ
３３のベース・エミツタ間の接触電位が約0.7V
のため、Ｅ点は約0.15V、Ｄ点は約0.85Vとなり、
Ｅ点はＱ点より低い電圧となり、Ｄ点はＱ点より
高い電圧となつている。
タ電位の印加手段が従来のものと異る。即ち、抵
抗３４，３５とダイオード接続のトランジスタ３
３を用い、抵抗３４，３５を略同一抵抗値にして
いる。そのため、ダイオード接続のトランジスタ
３３のベース・エミツタ間の接触電位が約0.7V
のため、Ｅ点は約0.15V、Ｄ点は約0.85Vとなり、
Ｅ点はＱ点より低い電圧となり、Ｄ点はＱ点より
高い電圧となつている。
また抵抗３６で約0.1V電圧降下すると、トラ
ンジスタ３０のエミツタとコレクタ間は約0.6V
となる。トランジスタ３１と３２のベース間も
0.6Vとなる。これは出力トランジスタに5mA流
すとし、トランジスタのHFEを100とすると、ト
ランジスタ３１，３２のコレクタ電流は0.05mA
流すだけでよいためにトランジスタ３１，３２の
ベース・エミツタ間の接触電位が小さくなり（例
えば0.65V）、丁度バイアスが一致する。
ンジスタ３０のエミツタとコレクタ間は約0.6V
となる。トランジスタ３１と３２のベース間も
0.6Vとなる。これは出力トランジスタに5mA流
すとし、トランジスタのHFEを100とすると、ト
ランジスタ３１，３２のコレクタ電流は0.05mA
流すだけでよいためにトランジスタ３１，３２の
ベース・エミツタ間の接触電位が小さくなり（例
えば0.65V）、丁度バイアスが一致する。
トランジスタ３１のベースＡ点は
0.15（Ｅ点）＋0.65＝0.80
となり、トランジスタ３２のベースＢ点は
0.8V(A点)−0.6V(トランジスタ３０のエミツタ・コレ
クタ電圧)＝0.85V(D点)−0.65V＝0.2V となる。このためトランジスタ３１，３２のコレ
クタ・エミツタ間の電圧は0.15Vであり、この電
位でトランジスタ３１，３２は動作し、トランジ
スタ１７のコレクタは0.1Vであり、この電位で
トランジスタ１７は動作する。これは、トランジ
スタのエミツタ・コレクタ間が0.1V以上で動作
するものを用いるためである。
クタ電圧)＝0.85V(D点)−0.65V＝0.2V となる。このためトランジスタ３１，３２のコレ
クタ・エミツタ間の電圧は0.15Vであり、この電
位でトランジスタ３１，３２は動作し、トランジ
スタ１７のコレクタは0.1Vであり、この電位で
トランジスタ１７は動作する。これは、トランジ
スタのエミツタ・コレクタ間が0.1V以上で動作
するものを用いるためである。
また出力トランジスタ２４，２５は従来の第２
図のトランジスタ２４，２５と同一極性のものを
用いていないので低い電圧まで動作させることが
出来るものである。
図のトランジスタ２４，２５と同一極性のものを
用いていないので低い電圧まで動作させることが
出来るものである。
尚、上記の実施例ではトランジスタ３０のコレ
クタに抵抗３６を接続し、トランジスタの接触電
位差VBEを用いて、VBEよりも低い電圧を使用し
たが、第４図に示すようにダイオード接続のトラ
ンジスタ３０の接触電位差を用いて抵抗５２，５
３で分割して用いても同じように動作させること
ができる。
クタに抵抗３６を接続し、トランジスタの接触電
位差VBEを用いて、VBEよりも低い電圧を使用し
たが、第４図に示すようにダイオード接続のトラ
ンジスタ３０の接触電位差を用いて抵抗５２，５
３で分割して用いても同じように動作させること
ができる。
第５図は第３図の抵抗１１，１９の代りに定電
流動作するトランジスタ４１，４３を用いてい
る。このトランジスタ４１，４３は電源電圧の変
化であまり電流が変化しない定電流回路４４を用
いてダイオード又はダイオード接続のトランジス
タ４２とトランジスタ４１，４３がカレントミラ
ー動作するようにしている。また抵抗R1，R2の
分割点とトランジスタ１２のベースの間に抵抗５
１を接続して入力インピーダンスを高くする方法
を用いても同じように動作させることができるも
のである。
流動作するトランジスタ４１，４３を用いてい
る。このトランジスタ４１，４３は電源電圧の変
化であまり電流が変化しない定電流回路４４を用
いてダイオード又はダイオード接続のトランジス
タ４２とトランジスタ４１，４３がカレントミラ
ー動作するようにしている。また抵抗R1，R2の
分割点とトランジスタ１２のベースの間に抵抗５
１を接続して入力インピーダンスを高くする方法
を用いても同じように動作させることができるも
のである。
発明の効果
以上説明したように本発明によれば、入力回路
のバイアスと出力回路のバイアスを新しくするこ
とによつて低い電圧まで動作する優れた増幅回路
を得ることができ、実用上きわめて有利なもので
ある。
のバイアスと出力回路のバイアスを新しくするこ
とによつて低い電圧まで動作する優れた増幅回路
を得ることができ、実用上きわめて有利なもので
ある。
第１図は従来の増幅回路の電気的結線図、第２
図はその要部の具体結線図、第３図は本発明の増
幅回路における一実施例の電気的結線図、第４図
は同増幅回路の要部の他の実施例を示す結線図、
第５図は本発明の他の実施例を示す電気的結線図
である。 １……信号入力端子、２，５，６，１６……コ
ンデンサ、R1，R2，R3，R4，４，１１，１９，
２３，３４，３５，３６，５２，５３，５１……
抵抗、１２，１３，１５，１７，２０，２１，２
４，２５，３０，３１，３２……トランジスタ、
１４，２１，２２，３０，３３……ダイオード又
はダイオード接続のトランジスタ、Ｑ……出力端
子、７……スピーカ。
図はその要部の具体結線図、第３図は本発明の増
幅回路における一実施例の電気的結線図、第４図
は同増幅回路の要部の他の実施例を示す結線図、
第５図は本発明の他の実施例を示す電気的結線図
である。 １……信号入力端子、２，５，６，１６……コ
ンデンサ、R1，R2，R3，R4，４，１１，１９，
２３，３４，３５，３６，５２，５３，５１……
抵抗、１２，１３，１５，１７，２０，２１，２
４，２５，３０，３１，３２……トランジスタ、
１４，２１，２２，３０，３３……ダイオード又
はダイオード接続のトランジスタ、Ｑ……出力端
子、７……スピーカ。
Claims (1)
- １ 入力段に２つのトランジスタのエミツタが互
いに接続されて上記トランジスタのエミツタ側が
他方の電源側に接続され上記トランジスタのコレ
クタ側が一方の電源側に接続された差動増幅器を
設け、上記一方の電源と他方の電源との間に直列
に接続された第１の抵抗と第２の抵抗との接続点
を上記差動増幅器の正入力端子に接続し、上記一
方の電源と出力端子との間に直列に接続した第３
の抵抗と第４の抵抗の接続点を上記差動増幅器の
負入力端子に接続すると共に上記正入力端子と上
記負入力端子の電圧の値がほぼ等しくなるように
し、かつ上記第１、第３の抵抗の電圧降下がトラ
ンジスタのベース・エミツタ間の接触電位以下で
も充分に動作するようにし、一方、Ｂ級プツシユ
ブル出力動作する互いに異なつた極性の第１、第
２のトランジスタのコレクタを接続して上記出力
端子とし、前記第１のトランジスタのベースに第
１のトランジスタと異極性の第３のトランジスタ
のコレクタを接続し、前記第２のトランジスタの
ベースに第２のトランジスタと異極性の第４のト
ランジスタのコレクタを接続し、上記第３、第４
のトランジスタのエミツタ間をダイオード又はト
ランジスタのベース・エミツタ間の接触電位差を
用いてバイアスし、上記第３、第４のトランジス
タがそれぞれNPNトランジスタ、PNPトランジ
スタの場合は上記第３のトランジスタのエミツタ
を上記出力端子よりも低い電圧にバイアスし、か
つ、上記第４のトランジスタのエミツタを上記出
力端子よりも高い電圧にバイアスし、上記第３、
第４のトランジスタがそれぞれPNPトランジス
タ、NPNトランジスタの場合は上記第３のトラ
ンジスタのエミツタを上記出力端子よりも高い電
圧にバイアスし、かつ、上記第４のトランジスタ
のエミツタを上記出力端子よりも低い電圧にバイ
アスし、上記第３、第４のトランジスタのベース
間をダイオード又はトランジスタのベース・エミ
ツタ間の接続電位を用いてバイアスし、上記第
３、第４のトランジスタのベースに信号を加え、
上記第１と第２のトランジスタのコレクタ接続点
より出力信号を取り出すように構成したことを特
徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132435A JPS6024711A (ja) | 1983-07-19 | 1983-07-19 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132435A JPS6024711A (ja) | 1983-07-19 | 1983-07-19 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024711A JPS6024711A (ja) | 1985-02-07 |
| JPH0374528B2 true JPH0374528B2 (ja) | 1991-11-27 |
Family
ID=15081297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58132435A Granted JPS6024711A (ja) | 1983-07-19 | 1983-07-19 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024711A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191405A (ja) * | 1987-02-03 | 1988-08-08 | Nec Corp | 相補型電圧増幅器 |
-
1983
- 1983-07-19 JP JP58132435A patent/JPS6024711A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6024711A (ja) | 1985-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156642B2 (ja) | ||
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPH0450765B2 (ja) | ||
| US4310810A (en) | Modulator systems | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPS6142887B2 (ja) | ||
| JPH0374528B2 (ja) | ||
| US4318050A (en) | AM Detecting circuit | |
| JPH0479171B2 (ja) | ||
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH05102755A (ja) | 差動増幅器 | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPS6314500Y2 (ja) | ||
| JPH0346574Y2 (ja) | ||
| JPH01141407A (ja) | 演算増幅器 | |
| JPH0457243B2 (ja) | ||
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| JPH0439921B2 (ja) | ||
| JPH04343506A (ja) | 増幅回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH043686B2 (ja) | ||
| JPH0584683B2 (ja) |