JPH0584683B2 - - Google Patents
Info
- Publication number
- JPH0584683B2 JPH0584683B2 JP59093435A JP9343584A JPH0584683B2 JP H0584683 B2 JPH0584683 B2 JP H0584683B2 JP 59093435 A JP59093435 A JP 59093435A JP 9343584 A JP9343584 A JP 9343584A JP H0584683 B2 JPH0584683 B2 JP H0584683B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- transistors
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は音響機器や映像機器などに使用される
モータの速度制御を行なう際、速度検出信号と基
準信号との誤差を検出するなどに用いることがで
きる増幅回路に関するものである。
モータの速度制御を行なう際、速度検出信号と基
準信号との誤差を検出するなどに用いることがで
きる増幅回路に関するものである。
従来例の構成とその問題点
近年、カセツトテープレコーダなどの音響機器
の小型軽量化への動きはますます活発化し、それ
に伴い取り扱う信号レベルは微小化し、電源電圧
も低電圧化している。従つて、より微小な信号レ
ベルに対応でき、より低電源電圧で動作する回路
が必要となつてきた。
の小型軽量化への動きはますます活発化し、それ
に伴い取り扱う信号レベルは微小化し、電源電圧
も低電圧化している。従つて、より微小な信号レ
ベルに対応でき、より低電源電圧で動作する回路
が必要となつてきた。
以下、図面を参照しながら従来の増幅回路につ
いて説明する。
いて説明する。
第２図は従来の増幅回路の回路結線図であり、
PNPトランジスタ３および４は互いにエミツタ
が接続され、定電流源７を介して正側給電線路１
に接続され、前記トランジスタ３および４のコレ
クタはそれぞれNPNトランジスタ５および６の
コレクタに接続され、前記トランジスタ５および
６のベースは共に前記トランジスタ５のコレクタ
に接続され、前記トランジスタ５および６のエミ
ツタは共に前記負側給電線路２に接続されてい
る。また、前記トランジスタ３および４のベース
はそれぞれ非反転入力端子８および反転入力端子
９に接続され、前記トランジスタ６のコレクタは
出力端子１０に接続されている。
PNPトランジスタ３および４は互いにエミツタ
が接続され、定電流源７を介して正側給電線路１
に接続され、前記トランジスタ３および４のコレ
クタはそれぞれNPNトランジスタ５および６の
コレクタに接続され、前記トランジスタ５および
６のベースは共に前記トランジスタ５のコレクタ
に接続され、前記トランジスタ５および６のエミ
ツタは共に前記負側給電線路２に接続されてい
る。また、前記トランジスタ３および４のベース
はそれぞれ非反転入力端子８および反転入力端子
９に接続され、前記トランジスタ６のコレクタは
出力端子１０に接続されている。
以上のように構成された増幅回路についてその
動作を以下に説明する。
動作を以下に説明する。
まず、非反転入力端子８の電位が反転入力端子
９の電位より低くなつたとすると、トランジスタ
３のコレクタ電流は増加し、トランジスタ４のコ
レクタ電流は減少する。一方、前記トランジスタ
３のコレクタ電流はトランジスタ５および６によ
り構成されるカレントミラー回路により、前記ト
ランジスタ６のコレクタ電流として出力される。
従つて前記トランジスタ６のコレクタ電流の方が
前記トランジスタ４のコレクタ電流よりも大きく
なり、出力端子１０の電位は下がる。逆に、前記
非反転入力端子８の電位が前記反転入力端子９の
電位より高くなつたとすると、逆の過程を経て前
記出力端子１０の電位は上がる。
９の電位より低くなつたとすると、トランジスタ
３のコレクタ電流は増加し、トランジスタ４のコ
レクタ電流は減少する。一方、前記トランジスタ
３のコレクタ電流はトランジスタ５および６によ
り構成されるカレントミラー回路により、前記ト
ランジスタ６のコレクタ電流として出力される。
従つて前記トランジスタ６のコレクタ電流の方が
前記トランジスタ４のコレクタ電流よりも大きく
なり、出力端子１０の電位は下がる。逆に、前記
非反転入力端子８の電位が前記反転入力端子９の
電位より高くなつたとすると、逆の過程を経て前
記出力端子１０の電位は上がる。
しかしながら、上記のような構成を有する増幅
回路において、両入力端子に印加する電圧（負側
給電端子２を基準電位とする）が極めて微小な場
合、トランジスタ３および４のエミツタ電位は殆
んどトランジスタのベース、エミツタ間電圧VBE
と等しくなる。一方、前記トランジスタ３のコレ
クタ電位は、トランジスタ５および６のベース、
エミツタ間電圧VBEである。従つて、前記トラン
ジスタ３が導通しようとすると、同トランジスタ
は飽和し、同トランジスタはコレクタ電流を前記
トランジスタ５および６に供給しきれなくなる。
すなわち、出力端子１０の電位は上昇したままと
なり下降することはない。
回路において、両入力端子に印加する電圧（負側
給電端子２を基準電位とする）が極めて微小な場
合、トランジスタ３および４のエミツタ電位は殆
んどトランジスタのベース、エミツタ間電圧VBE
と等しくなる。一方、前記トランジスタ３のコレ
クタ電位は、トランジスタ５および６のベース、
エミツタ間電圧VBEである。従つて、前記トラン
ジスタ３が導通しようとすると、同トランジスタ
は飽和し、同トランジスタはコレクタ電流を前記
トランジスタ５および６に供給しきれなくなる。
すなわち、出力端子１０の電位は上昇したままと
なり下降することはない。
発明の目的
本発明の目的は、従来の増幅回路における上記
のような不都合に鑑みてなされたものであり、入
力端子電圧が0Vでも動作し、また低電源電圧で
も動作可能な増幅回路を提供することである。
のような不都合に鑑みてなされたものであり、入
力端子電圧が0Vでも動作し、また低電源電圧で
も動作可能な増幅回路を提供することである。
発明の構成
本発明の増幅回路は、互いに共通電極が接続さ
れた第１および第２のトランジスタによる差動ト
ランジスタ対と、前記差動トランジスタ対の共通
電極への一方の給電線路からの第１の給電手段
と、前記差動トランジスタ対のそれぞれの出力電
極と他方の給電線路の間に接続された第２および
第３の給電手段と、前記差動トランジスタ対のそ
れぞれの出力電極に接続された電流減算手段とか
ら構成され、前記電流減算手段から出力を取り出
し、前記差動トランジスタ対の少なくとも一方の
入力電極に入力信号を印加するように構成したも
のであり、これにより入力端子電圧がどちらか一
方の給電線路電位と同等となつても完全な動作が
可能となるものである。
れた第１および第２のトランジスタによる差動ト
ランジスタ対と、前記差動トランジスタ対の共通
電極への一方の給電線路からの第１の給電手段
と、前記差動トランジスタ対のそれぞれの出力電
極と他方の給電線路の間に接続された第２および
第３の給電手段と、前記差動トランジスタ対のそ
れぞれの出力電極に接続された電流減算手段とか
ら構成され、前記電流減算手段から出力を取り出
し、前記差動トランジスタ対の少なくとも一方の
入力電極に入力信号を印加するように構成したも
のであり、これにより入力端子電圧がどちらか一
方の給電線路電位と同等となつても完全な動作が
可能となるものである。
実施例の説明
以下、本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
第１図は本発明の一実施例における増幅回路の
回路結線図であり、PNPトランジスタ１１およ
び１２は互いにエミツタが接続されると共に、定
電流源として動作するPNPトランジスタ１３の
コレクタに接続されている。前記トランジスタ１
１および１２のベースはそれぞれ入力端子８およ
び９に接続され、同トランジスタ１１および１２
のコレクタはそれぞれ定電流源として動作する
NPNトランジスタ１４および１５のコレクタに
接続されている。さらに、前記トランジスタ１１
のコレクタはベースとコレクタが接続された
PNPトランジスタ１６のベースに接続されると
共にPNPトランジスタ１７のベースに接続され
ている。前記トランジスタ１７のコレクタは前記
トランジスタ１２のコレクタに接続されると共に
出力端子１０に接続されている。一方、前記トラ
ンジスタ１６および１７のエミツタは共に定電圧
回路１９の定電圧出力に接続され、同トランジス
タ１６，１７により構成されるカレントミラー回
路１８と前記定電圧回路１９により電流減算回路
２１を構成している。
回路結線図であり、PNPトランジスタ１１およ
び１２は互いにエミツタが接続されると共に、定
電流源として動作するPNPトランジスタ１３の
コレクタに接続されている。前記トランジスタ１
１および１２のベースはそれぞれ入力端子８およ
び９に接続され、同トランジスタ１１および１２
のコレクタはそれぞれ定電流源として動作する
NPNトランジスタ１４および１５のコレクタに
接続されている。さらに、前記トランジスタ１１
のコレクタはベースとコレクタが接続された
PNPトランジスタ１６のベースに接続されると
共にPNPトランジスタ１７のベースに接続され
ている。前記トランジスタ１７のコレクタは前記
トランジスタ１２のコレクタに接続されると共に
出力端子１０に接続されている。一方、前記トラ
ンジスタ１６および１７のエミツタは共に定電圧
回路１９の定電圧出力に接続され、同トランジス
タ１６，１７により構成されるカレントミラー回
路１８と前記定電圧回路１９により電流減算回路
２１を構成している。
以上のように構成された本実施例の増幅回路に
ついて以下その動作を説明する。
ついて以下その動作を説明する。
トランジスタ１１，１２，１４，１５，１７の
コレクタ電流をそれぞれI11，I12，I14，I15，I17と
し、出力端子１０より流出し得る電流をI0とする
と、I11とI14の差がI17となり、I12とI15の差とI17の
差がI0である。すなわち、I14およびI15が常にI11
およびI12より大であれば、 I17＝I14−I11 I0＝I17−（I15−I12） となり、結局I0は次式で表わされる。
コレクタ電流をそれぞれI11，I12，I14，I15，I17と
し、出力端子１０より流出し得る電流をI0とする
と、I11とI14の差がI17となり、I12とI15の差とI17の
差がI0である。すなわち、I14およびI15が常にI11
およびI12より大であれば、 I17＝I14−I11 I0＝I17−（I15−I12） となり、結局I0は次式で表わされる。
I0＝（I12−I11）＋（I14−I15）
ここで、I14がI15と等しければ、
I0＝I12−I11
となる。すなわち、非反転入力端子８の電位が反
転入力端子９の電位より低い時、I11はI12より大
きくなり、出力端子１０に現われる電流は吸込電
流となり同端子１０の電位は下がる。逆に前記非
反転入力端子８の電位が前記反転入力端子９の電
位より高い時、逆の過程を経て前記出力端子１０
の電位は上がる。入力電位と出力電位の関係は以
上の通りであるが、主要箇所の電位についてみる
と、前記トランジスタ１１のコレクタ電位（V11
とする）は、定電圧回路１９の定電圧出力電位
（VRとする）とトランジスタ１６のベース−エミ
ツタ間電圧（約0.6V）によつて決まる。
転入力端子９の電位より低い時、I11はI12より大
きくなり、出力端子１０に現われる電流は吸込電
流となり同端子１０の電位は下がる。逆に前記非
反転入力端子８の電位が前記反転入力端子９の電
位より高い時、逆の過程を経て前記出力端子１０
の電位は上がる。入力電位と出力電位の関係は以
上の通りであるが、主要箇所の電位についてみる
と、前記トランジスタ１１のコレクタ電位（V11
とする）は、定電圧回路１９の定電圧出力電位
（VRとする）とトランジスタ１６のベース−エミ
ツタ間電圧（約0.6V）によつて決まる。
V11≒VR−0.6〔Ｖ〕
ここで、VRをトランジスタのベース−エミツタ
間電圧の２倍を越えないように設定し、例えば
0.8Vとすると、V11≒0.2Vとなる。このとき、両
入力端子の入力電圧が極めて微小であるとする
と、前記トランジスタ１１および１２のエミツタ
電位はほぼベース−エミツタ間電圧（約0.6V）
に等しい。従つて前記トランジスタ１１はコレク
タ−エミツタ間電圧約0.4Vで作動し、前記トラ
ンジスタ１４はコレクタ−エミツタ間電圧約
0.2Vで動作することになるが、数10μA程度のコ
レクタ電流であれば十分動作する。すなわち、両
入力端子の入力電圧が極めて微小であつても出力
端子１０には正常な出力電圧が出力される。
間電圧の２倍を越えないように設定し、例えば
0.8Vとすると、V11≒0.2Vとなる。このとき、両
入力端子の入力電圧が極めて微小であるとする
と、前記トランジスタ１１および１２のエミツタ
電位はほぼベース−エミツタ間電圧（約0.6V）
に等しい。従つて前記トランジスタ１１はコレク
タ−エミツタ間電圧約0.4Vで作動し、前記トラ
ンジスタ１４はコレクタ−エミツタ間電圧約
0.2Vで動作することになるが、数10μA程度のコ
レクタ電流であれば十分動作する。すなわち、両
入力端子の入力電圧が極めて微小であつても出力
端子１０には正常な出力電圧が出力される。
以上のように本実施例によれば、差動トランジ
スタ対（トランジスタ１１および１２）の両コレ
クタ電流の減算を、前記差動トランジスタ対と相
補型のトランジスタで構成されたカレントミラー
回路により直接行なわず、前記差動トランジスタ
対の両コレクタ電流からそれぞれ同一のバイアス
電流（前記トランジスタ１４および１５のコレク
タ電流）を減じ、その結果を前記差動トランジス
タ対と同似型のトランジスタで構成されたカレン
トミラー回路により減算することにより、前記両
バイアス電流は互いに打消し合い、出力端子には
前記差動トランジスタ対の両コレクタ電流の差が
出力され、入力端子電圧が0Vでも動作が可能で
ある。また本実施例のような構成であれば、1V
程度の低電圧でも動作可能である。例えば、トラ
ンジスタが正常動作している時のコレクタ−エミ
ツタ間電圧を0.2V，ベース・エミツタ間電圧を
0.6Vとした場合、定電圧発生回路１９の定電圧
出力を0.8V、入力電圧範囲を0V〜0.2Vとすると、
電源電圧が1Vになつてもすべてのトランジスタ
は正常に動作している。
スタ対（トランジスタ１１および１２）の両コレ
クタ電流の減算を、前記差動トランジスタ対と相
補型のトランジスタで構成されたカレントミラー
回路により直接行なわず、前記差動トランジスタ
対の両コレクタ電流からそれぞれ同一のバイアス
電流（前記トランジスタ１４および１５のコレク
タ電流）を減じ、その結果を前記差動トランジス
タ対と同似型のトランジスタで構成されたカレン
トミラー回路により減算することにより、前記両
バイアス電流は互いに打消し合い、出力端子には
前記差動トランジスタ対の両コレクタ電流の差が
出力され、入力端子電圧が0Vでも動作が可能で
ある。また本実施例のような構成であれば、1V
程度の低電圧でも動作可能である。例えば、トラ
ンジスタが正常動作している時のコレクタ−エミ
ツタ間電圧を0.2V，ベース・エミツタ間電圧を
0.6Vとした場合、定電圧発生回路１９の定電圧
出力を0.8V、入力電圧範囲を0V〜0.2Vとすると、
電源電圧が1Vになつてもすべてのトランジスタ
は正常に動作している。
なお、上記実施例で、それぞれのトランジスタ
をそれぞれの相補型トランジスタで構成してもよ
いことは言うまでもない。
をそれぞれの相補型トランジスタで構成してもよ
いことは言うまでもない。
発明の効果
以上の説明から明らかなように、本発明は差動
トランジスタ対と、その両電流出力からそれぞれ
同一のバイアス電流を差し引くための定電流源
と、これらバイアス電流を含めて前記差動トラン
ジスタ対の両電流出力の電流減算処理を行なう電
流減算回路とから構成しているので、基準給電電
極の電位に対する入力単位が極めて微小であつて
も正常な回路動作が得られるという優れた効果が
得られる。
トランジスタ対と、その両電流出力からそれぞれ
同一のバイアス電流を差し引くための定電流源
と、これらバイアス電流を含めて前記差動トラン
ジスタ対の両電流出力の電流減算処理を行なう電
流減算回路とから構成しているので、基準給電電
極の電位に対する入力単位が極めて微小であつて
も正常な回路動作が得られるという優れた効果が
得られる。
さらに、前記電流減算回路を互いに入力電極が
接続され、一方がダイオード接続された一対のト
ランジスタと、そのトランジスタ対の共通電極を
0.8V程度の定電圧回路に接続することにより、
1V程度の低電源電圧で正常な動作が得られると
いう優れた効果が得られる。
接続され、一方がダイオード接続された一対のト
ランジスタと、そのトランジスタ対の共通電極を
0.8V程度の定電圧回路に接続することにより、
1V程度の低電源電圧で正常な動作が得られると
いう優れた効果が得られる。
第１図は本発明の一実施例における増幅回路の
回路結線図、第２図は従来の増幅回路の回路結線
図である。 １……正側給電線路、２……負側給電線路、
８，９……入力電極、１０……出力電極、１１…
…第１のトランジスタ、１２……第２のトランジ
スタ、１３……第１の給電手段、１４……第２の
給電手段、１５……第３の給電手段、１９……定
電圧発生手段、２１……電流減算手段、２２……
第４の給電手段。
回路結線図、第２図は従来の増幅回路の回路結線
図である。 １……正側給電線路、２……負側給電線路、
８，９……入力電極、１０……出力電極、１１…
…第１のトランジスタ、１２……第２のトランジ
スタ、１３……第１の給電手段、１４……第２の
給電手段、１５……第３の給電手段、１９……定
電圧発生手段、２１……電流減算手段、２２……
第４の給電手段。
Claims (1)
- 【特許請求の範囲】 １ 互いに共通電極が接続された第１および第２
のトランジスタによる差動トランジスタ対と、前
記差動トランジスタ対の共通電極への一方の給電
線路からの第１の給電手段と、前記差動トランジ
スタ対のそれぞれの出力電極と他方の給電線路の
間に接続された第２および第３の給電手段と、前
記差動トランジスタ対のそれぞれの出力電極に接
続された電流減算手段とから構成され、前記電流
減算手段を、前記第１のトランジスタの出力電極
に入力電極と出力電極が接続された第３のトラン
ジスタと、前記第１のトランジスタの出力電極に
入力電極が接続され前記第２のトランジスタの出
力電極に出力電極が接続された第４のトランジス
タと、前記第３および第４のトランジスタの共通
電極を共に定電圧に保つ定電圧発生手段により構
成し、この電流減算手段の前記第４のトランジス
タの出力電極から出力信号を取り出し、前記差動
トランジスタ対の少なくとも一方の入力電極に前
記出力信号を印加する増幅回路。 ２ 定電圧発生手段を、一方の給電線路からの第
４の給電手段と、前記第４の給電手段に出力電極
が接続された第５のトランジスタと、前記第５の
トランジスタの出力電極と入力電極の間に接続さ
れた第１の抵抗と、前記第５のトランジスタの入
力電極と他方の電源線路の間に接続された第２の
抵抗により構成し、前記第５のトランジスタの出
力電極より定電圧を得る特許請求の範囲第１項記
載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093435A JPS60236507A (ja) | 1984-05-10 | 1984-05-10 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093435A JPS60236507A (ja) | 1984-05-10 | 1984-05-10 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60236507A JPS60236507A (ja) | 1985-11-25 |
| JPH0584683B2 true JPH0584683B2 (ja) | 1993-12-02 |
Family
ID=14082229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59093435A Granted JPS60236507A (ja) | 1984-05-10 | 1984-05-10 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236507A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3908765C1 (en) * | 1989-03-17 | 1990-07-26 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | Circuit for forming current differences and the use of this circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| JPS5222853A (en) * | 1975-08-14 | 1977-02-21 | Sony Corp | Amplifier |
| JPS5389250U (ja) * | 1976-12-22 | 1978-07-21 |
-
1984
- 1984-05-10 JP JP59093435A patent/JPS60236507A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60236507A (ja) | 1985-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0473806B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0450765B2 (ja) | ||
| JPH0584683B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH0210663Y2 (ja) | ||
| JPH06169225A (ja) | 電圧電流変換回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0434567Y2 (ja) | ||
| JPS6234283B2 (ja) | ||
| JPH0151209B2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPH0216042B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH057887B2 (ja) | ||
| JPH0374528B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPS61296806A (ja) | 差動増幅器 | |
| JPH0152929B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |