JPH0374922A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH0374922A JPH0374922A JP1210843A JP21084389A JPH0374922A JP H0374922 A JPH0374922 A JP H0374922A JP 1210843 A JP1210843 A JP 1210843A JP 21084389 A JP21084389 A JP 21084389A JP H0374922 A JPH0374922 A JP H0374922A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- filter
- filter circuit
- circuit section
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体集積回路に内蔵されたフィルタ回路に
係り、特にフィルタ調整回路部に関する。
係り、特にフィルタ調整回路部に関する。
（従来の技術）
第２図は、従来のフィルタ回路を示しており、２０はフ
ィルタ調整回路部、２１はフィルタ回路部である。
ィルタ調整回路部、２１はフィルタ回路部である。
フィルタ回路部２１は、Ｖｃｃｍ位にそれぞれのコレク
タが接続された増幅用のＮＰＮ ）ランジスタＱＩ９お
よびＱ２２と、それぞれのエミッタが共通に接続され、
コレクタ・ベース相互が接続されたＮＰＮ ）ランジス
タＱｒｂおよびＱ２Ｓと、トランジスタＱ＋ｓのエミッ
タとトランジスタＱ １ｂのコレク夕との間に接続され
た抵抗Ｒ８と、トランジスタＱ ２２のエミッタεトラ
ンジスタＱ ２３のコレクタとの間に接続された抵抗Ｒ
Ｉ２と、トランジスタＱ １６およびＱ２３のエミッタ
共通接続点と接地電位ＧＮＤとの間に直列に接続された
電流源用のＮＰＮトランジスタＱ４および抵抗Ｒ９と、
トランジスタＱ １６とベースが共通に接続され、コレ
クタがＶ ｅｃｆｒＳ位に接続されたＮＰＮトランジス
タＱ、□と、このトランジスタＱ、□とエミッタが共通
に接続され、ＮＰＮトランジスタＱ ２３とベースが共
通に接続されたＮＰＮ トランジスタＱ２０と、Ｖ ｅ
ｅｆｆｉ位とトランジスタＱ２０のコレクタとの間に直
列に接続された抵抗ＲｌｏおよびＰＮＰ トランジスタ
Ｑ３４．ｌＬ：、このトランジスタＱ １９のコレクタ
（信号出力端子）εｖｅｅ電位との間に接続された容量
Ｃε、トランジスタＱ １７およびＱ ２０のエミッタ
共通接続点と接地電位ＧＮＤとの間に直列に接続された
電流源用のＮＰＮトランジスタＱ ２１ ！−３−よび
抵抗Ｒ１、とからなる。
タが接続された増幅用のＮＰＮ ）ランジスタＱＩ９お
よびＱ２２と、それぞれのエミッタが共通に接続され、
コレクタ・ベース相互が接続されたＮＰＮ ）ランジス
タＱｒｂおよびＱ２Ｓと、トランジスタＱ＋ｓのエミッ
タとトランジスタＱ １ｂのコレク夕との間に接続され
た抵抗Ｒ８と、トランジスタＱ ２２のエミッタεトラ
ンジスタＱ ２３のコレクタとの間に接続された抵抗Ｒ
Ｉ２と、トランジスタＱ １６およびＱ２３のエミッタ
共通接続点と接地電位ＧＮＤとの間に直列に接続された
電流源用のＮＰＮトランジスタＱ４および抵抗Ｒ９と、
トランジスタＱ １６とベースが共通に接続され、コレ
クタがＶ ｅｃｆｒＳ位に接続されたＮＰＮトランジス
タＱ、□と、このトランジスタＱ、□とエミッタが共通
に接続され、ＮＰＮトランジスタＱ ２３とベースが共
通に接続されたＮＰＮ トランジスタＱ２０と、Ｖ ｅ
ｅｆｆｉ位とトランジスタＱ２０のコレクタとの間に直
列に接続された抵抗ＲｌｏおよびＰＮＰ トランジスタ
Ｑ３４．ｌＬ：、このトランジスタＱ １９のコレクタ
（信号出力端子）εｖｅｅ電位との間に接続された容量
Ｃε、トランジスタＱ １７およびＱ ２０のエミッタ
共通接続点と接地電位ＧＮＤとの間に直列に接続された
電流源用のＮＰＮトランジスタＱ ２１ ！−３−よび
抵抗Ｒ１、とからなる。
そして、増幅用のトランジスタＱｌ、のベースには信号
入力端Ｔ−□□□入力電圧Ｖｉｎが印加され、ｊ・ラン
ジスタＱ２２のベースはトランジスタＱ１９のコレクタ
に接続され、トランジスタＱ１９のコレクタから出力電
圧Ｖｏｕｔが出力する。
入力端Ｔ−□□□入力電圧Ｖｉｎが印加され、ｊ・ラン
ジスタＱ２２のベースはトランジスタＱ１９のコレクタ
に接続され、トランジスタＱ１９のコレクタから出力電
圧Ｖｏｕｔが出力する。
一方、フィルタ調整回路部２０は％ＶＣＣ電位と接地電
位ＧＮＤとの間に直列に接続された定電流源■。、コレ
クタ・ベース相互が接続きれたＮ Ｐ Ｎ ）−ランジ
スタＱｏおよび抵抗Ｒ９占、トランジスタＱｏεベース
が共通に接続されたＮＰＮ ）＝ランジスタＱｘｈ、こ
のトランジスタＱ１のエミッタと接地電位ＧＮＤとの間
に接続された抵抗Ｒ１と、ｖｃｅ電位とトランジスタＱ
１のコレクタこの間に接続されたベース・コレクタ相互
が接続されたＰＮＰ トランジスタＱ２と、このトラン
ジスタＱ２とベースが共通に接続され、エミッタがｖｅ
ｃｙ７１ｔ位に接続されたＰＮＰトランジスタＱ３色、
このトランジスタＱ３のコレクタＬ接地電位ＧＮＤ、！
：の間に接続きれた抵抗Ｒ２と、トランジスタＱ３のコ
レクタにベースが接続されたＮＰＮ ｈランジスタＱ８
ε、このトランジスタＱＢとエミッタか共通に接続され
たＮＰＮ ）ランジスタＱ＋ｏε、トランジスタＱ８お
よびＱ、。のエミッタ共通接続点と接Ｊｉｔ！電位ＧＮ
Ｄとの間に接続された抵抗Ｒ４と、Ｖｃｃ電位とトラン
ジスタＱ８のコレクタとの開に接続され、ベース管コレ
クタ相互が接続されたＰＮＰトランジスタＱ７と、この
トランジスタＱ７とベースが１（通に接続され、エミッ
タがＶｅｃ電位に接続され、コレクタがトランジスタＱ
１０のコレクタに接続されたＰＮＰ ｌ−ランジスタ
Ｑ、と、このＥランジスタＱ９のコレクタにベースが接
続され、トランジスタＱ ｌｏのベースにエミッタが接
続きれたＮＰＮトランジスタＱ１□と、ｖｅｅ電位εト
ランジスタＱ １２のコレクタとの間に直列に接続され
た抵抗Ｒ５およびＰＮＰトランジスタＱＩｌと、このト
ランジスタＱｌｌとベースが接続されたＰＮＰ ）ラン
ジスタＱ１３ε、Ｖ ｅｅｍ位とＥランジスタＱ□のエ
ミッタとの間に接続された抵抗Ｒ６と、トランジスタＱ
１１のコレクタと接地電位ＧＮＤとの間に直列に接続さ
れたコレクタ・ベース相互が接続されたＮＰＮ トラン
ジスタＱ１４および抵抗Ｒ７ε、前記トランジスタＱ、
。のベースと集積回路外部の接地電位との間で集積回路
外部に接続された温度係数が極めて小さい可変抵抗器Ｖ
Ｒεからなる。
位ＧＮＤとの間に直列に接続された定電流源■。、コレ
クタ・ベース相互が接続きれたＮ Ｐ Ｎ ）−ランジ
スタＱｏおよび抵抗Ｒ９占、トランジスタＱｏεベース
が共通に接続されたＮＰＮ ）＝ランジスタＱｘｈ、こ
のトランジスタＱ１のエミッタと接地電位ＧＮＤとの間
に接続された抵抗Ｒ１と、ｖｃｅ電位とトランジスタＱ
１のコレクタこの間に接続されたベース・コレクタ相互
が接続されたＰＮＰ トランジスタＱ２と、このトラン
ジスタＱ２とベースが共通に接続され、エミッタがｖｅ
ｃｙ７１ｔ位に接続されたＰＮＰトランジスタＱ３色、
このトランジスタＱ３のコレクタＬ接地電位ＧＮＤ、！
：の間に接続きれた抵抗Ｒ２と、トランジスタＱ３のコ
レクタにベースが接続されたＮＰＮ ｈランジスタＱ８
ε、このトランジスタＱＢとエミッタか共通に接続され
たＮＰＮ ）ランジスタＱ＋ｏε、トランジスタＱ８お
よびＱ、。のエミッタ共通接続点と接Ｊｉｔ！電位ＧＮ
Ｄとの間に接続された抵抗Ｒ４と、Ｖｃｃ電位とトラン
ジスタＱ８のコレクタとの開に接続され、ベース管コレ
クタ相互が接続されたＰＮＰトランジスタＱ７と、この
トランジスタＱ７とベースが１（通に接続され、エミッ
タがＶｅｃ電位に接続され、コレクタがトランジスタＱ
１０のコレクタに接続されたＰＮＰ ｌ−ランジスタ
Ｑ、と、このＥランジスタＱ９のコレクタにベースが接
続され、トランジスタＱ ｌｏのベースにエミッタが接
続きれたＮＰＮトランジスタＱ１□と、ｖｅｅ電位εト
ランジスタＱ １２のコレクタとの間に直列に接続され
た抵抗Ｒ５およびＰＮＰトランジスタＱＩｌと、このト
ランジスタＱｌｌとベースが接続されたＰＮＰ ）ラン
ジスタＱ１３ε、Ｖ ｅｅｍ位とＥランジスタＱ□のエ
ミッタとの間に接続された抵抗Ｒ６と、トランジスタＱ
１１のコレクタと接地電位ＧＮＤとの間に直列に接続さ
れたコレクタ・ベース相互が接続されたＮＰＮ トラン
ジスタＱ１４および抵抗Ｒ７ε、前記トランジスタＱ、
。のベースと集積回路外部の接地電位との間で集積回路
外部に接続された温度係数が極めて小さい可変抵抗器Ｖ
Ｒεからなる。
上記差動対をなすトランジスタＱｓおよびＱ ｓ。
はバッファ増幅回路を形成し、トランジスタＱ。
およびＱ、は第１のカレントミラー回路ＣＭＩを形成し
、トランジスタＱ２およびＱ３は第２のカレントミラー
回路ＣＭ２を形成し、トランジスタＱ７およびＱ９はバ
ッファ増幅回路のｆ１荷となる第３のカレントこラー回
路ＣＭ３を形成し、トランジスタＱ、お裏びＱ１３は第
４のカレントミラー回路ＣＭ４を形成している。そして
、第４の力１ノントミラー回路ＣＭ４を形成しているト
ランジスタＱ、およびＱ１３は、エミッタ面積が他のト
ランジスタの２倍に設定されている。
、トランジスタＱ２およびＱ３は第２のカレントミラー
回路ＣＭ２を形成し、トランジスタＱ７およびＱ９はバ
ッファ増幅回路のｆ１荷となる第３のカレントこラー回
路ＣＭ３を形成し、トランジスタＱ、お裏びＱ１３は第
４のカレントミラー回路ＣＭ４を形成している。そして
、第４の力１ノントミラー回路ＣＭ４を形成しているト
ランジスタＱ、およびＱ１３は、エミッタ面積が他のト
ランジスタの２倍に設定されている。
また、フィルタ調整回路部２０のトランジスタＱｏおよ
びＱ１４の各ベースは対応してフィルタ回路部２１のト
ランジスタＱ１．およびＱ、□の各ベースに接続されて
いる。そして、抵抗Ｒ２、Ｒ８、Ｒ１□の値は、Ｒ２−
Ｒ８ｍＲ，□の関係を有するように設定され、抵抗Ｒ５
、Ｒ６、ＲＩｏの値は、Ｒ５＝ Ｒ６−Ｒｒｏ／ ２の
関係を有するように設定されている。
びＱ１４の各ベースは対応してフィルタ回路部２１のト
ランジスタＱ１．およびＱ、□の各ベースに接続されて
いる。そして、抵抗Ｒ２、Ｒ８、Ｒ１□の値は、Ｒ２−
Ｒ８ｍＲ，□の関係を有するように設定され、抵抗Ｒ５
、Ｒ６、ＲＩｏの値は、Ｒ５＝ Ｒ６−Ｒｒｏ／ ２の
関係を有するように設定されている。
なお、上記集積回路内部の各抵抗Ｒｏ−Ｒ２、Ｒ４〜Ｒ
１□の温度係数は全て同じである。
１□の温度係数は全て同じである。
フィルタ調整回路部２０においては、定電流源ＩＯから
の電流が流れる第１のカレントミラー回路ＣＭＩのトラ
ンジスタ０ｏのベース電位がフィルタ回路部２１のトラ
ンジスタＱ＋ａのベースに与えられている。また、抵抗
Ｒ２は、定電流源ＩＯからの電流が第１のカレントミラ
ー回路ＣＭＩおよび第２のカレントミラー回路ＣＭ２を
経て流れ、その両端間に第１の電位差が生じる。この抵
抗Ｒ２の両端電圧がバッファ増幅回路により集積回路外
部の可変抵抗器ＶＲの両端に与えられる。これにより、
可変抵抗器ＶＲに流れる電流に比例した電流が第４のカ
レントミラー回路ＣＭ４を経、てトランジスタＱ１４お
よび抵抗Ｒ７に流れ、このトランジスタ０１ａのベース
電位がフィルタ回路部２１のトランジスタＱ２１のベー
スに与えられている。
の電流が流れる第１のカレントミラー回路ＣＭＩのトラ
ンジスタ０ｏのベース電位がフィルタ回路部２１のトラ
ンジスタＱ＋ａのベースに与えられている。また、抵抗
Ｒ２は、定電流源ＩＯからの電流が第１のカレントミラ
ー回路ＣＭＩおよび第２のカレントミラー回路ＣＭ２を
経て流れ、その両端間に第１の電位差が生じる。この抵
抗Ｒ２の両端電圧がバッファ増幅回路により集積回路外
部の可変抵抗器ＶＲの両端に与えられる。これにより、
可変抵抗器ＶＲに流れる電流に比例した電流が第４のカ
レントミラー回路ＣＭ４を経、てトランジスタＱ１４お
よび抵抗Ｒ７に流れ、このトランジスタ０１ａのベース
電位がフィルタ回路部２１のトランジスタＱ２１のベー
スに与えられている。
フィルタ回路部２１においては、フィルタ調整回路部２
０の抵抗Ｒ２に生じる第１の電位差に比例した電位差が
抵抗Ｒ８およびＲ８２の両端にそれぞれ生じ、フィルタ
調整回路部２０からベース電流が与えられるトランジス
タＱ２＋に流れる電流により特性が制御されるようにな
っており、フィルタ回路・部２１の伝達関数は次式で与
えられる。
０の抵抗Ｒ２に生じる第１の電位差に比例した電位差が
抵抗Ｒ８およびＲ８２の両端にそれぞれ生じ、フィルタ
調整回路部２０からベース電流が与えられるトランジス
タＱ２＋に流れる電流により特性が制御されるようにな
っており、フィルタ回路・部２１の伝達関数は次式で与
えられる。
ただし、
Ｉｃ１ｇ：）ランジスタＱＣｓのコレクタ電流１０２１
：）ランジスタＱ２１のコレクタ電流Ｔ Ｖ Ｔ −− ｋ ：ボルツマン定数 ｑ ：電子の電荷 Ｔ ：絶対温度 Ｃは温度により変化しない。
：）ランジスタＱ２１のコレクタ電流Ｔ Ｖ Ｔ −− ｋ ：ボルツマン定数 ｑ ：電子の電荷 Ｔ ：絶対温度 Ｃは温度により変化しない。
また、フィルタ回路部２１の時定数Ｔ。は次式％式％
となり、ｖＴの項を含むので、温度と共に変化する。
即ち、フィルタ回路部２１は低域濾波器を構成しており
、集積回路外部に接続された可変抵抗器ＶＲの調整によ
ってフィルタ調整回路部２０を通じてブイルタ回路部２
１の電流ｌＣｅ５、Ｉｃ２゜の比率を：Ａ整する（ｌｅ
ｔｓは一定であるので、Ｉｃ２．の大きさを調整する。
、集積回路外部に接続された可変抵抗器ＶＲの調整によ
ってフィルタ調整回路部２０を通じてブイルタ回路部２
１の電流ｌＣｅ５、Ｉｃ２゜の比率を：Ａ整する（ｌｅ
ｔｓは一定であるので、Ｉｃ２．の大きさを調整する。
）ことにより、フィルタ回路部２１の容′ｍＣのばらつ
きによる時定数Ｔｏのずれを補償し、ある温度で時定数
Ｔｏを一定とすることが可能になっている。
きによる時定数Ｔｏのずれを補償し、ある温度で時定数
Ｔｏを一定とすることが可能になっている。
しかし、上記した従来のフィルタ回路は、温度変化によ
りフィルタ回路部２１の各トランジスタの特性が変化し
、その時定数Ｔｏが変化する。
りフィルタ回路部２１の各トランジスタの特性が変化し
、その時定数Ｔｏが変化する。
（発明が解決しようとする課題）
上記したように従来のフィルタ回路は、温度変化により
フィルタ回路部の各トランジスタの特性が変化し、その
時定数が変化するという問題がある。
フィルタ回路部の各トランジスタの特性が変化し、その
時定数が変化するという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、可変抵抗器の調整によってフィルタ調整回路
部を通じてフィルタ回路部の電流を調整することにより
、フィルタ回路部の容量のばらつきによる時定数のずれ
を補償し、ある温度で時定数を一定化し得ると共に、フ
ィルタ回路部の時定数を温度変化に対１．て安定化（７
得るフィルタ回路を提供することにある。
の目的は、可変抵抗器の調整によってフィルタ調整回路
部を通じてフィルタ回路部の電流を調整することにより
、フィルタ回路部の容量のばらつきによる時定数のずれ
を補償し、ある温度で時定数を一定化し得ると共に、フ
ィルタ回路部の時定数を温度変化に対１．て安定化（７
得るフィルタ回路を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明は、半導体集積回路に内蔵されたフィルタ回路部
およびフィルタ調整回路部ε、上記フィルタ回路部の容
量のばらつきによる時定数のずれを補償するように」二
記フィルタ調整回路部を通じて上記フィルタ回路部の電
流を調整するために集積回路外部に接続された可変抵抗
器とを具備するフィルタ回路において、温度変化による
フィルタ回路部の各トランジスタの特性の変化を打ち消
ずような温度特性を有する電位差を上記フィルタ調整回
路部で発生きせるようにしてなることを特徴とする。
およびフィルタ調整回路部ε、上記フィルタ回路部の容
量のばらつきによる時定数のずれを補償するように」二
記フィルタ調整回路部を通じて上記フィルタ回路部の電
流を調整するために集積回路外部に接続された可変抵抗
器とを具備するフィルタ回路において、温度変化による
フィルタ回路部の各トランジスタの特性の変化を打ち消
ずような温度特性を有する電位差を上記フィルタ調整回
路部で発生きせるようにしてなることを特徴とする。
（作 用）
温度変化によりフィルタ回路部の各トランジスタの特性
の変化によりフィルタ回路部の時定数が変化１．ようと
しても、この温度変化によるフィルタ回路部の各トラン
ジスタの特性の変化を打ち消すような温度特性を有する
電位差がフィルタ調整回路部で発生し、この電位差がフ
ィルタ回路部に供給されるので、フィルタ回路部の時定
数が温度変化に対１．て安定化する。なお、フィルタ回
路部の容量のばらつきによる時定数のずれは、可変抵抗
器の調整によってフィルタ調整回路部を通じて補償する
ことが可能である。
の変化によりフィルタ回路部の時定数が変化１．ようと
しても、この温度変化によるフィルタ回路部の各トラン
ジスタの特性の変化を打ち消すような温度特性を有する
電位差がフィルタ調整回路部で発生し、この電位差がフ
ィルタ回路部に供給されるので、フィルタ回路部の時定
数が温度変化に対１．て安定化する。なお、フィルタ回
路部の容量のばらつきによる時定数のずれは、可変抵抗
器の調整によってフィルタ調整回路部を通じて補償する
ことが可能である。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、フィルタ回路を示しており、簗２図を参照し
て前述した従来のフィルタ回路と比べで、温度変化によ
るフィルタ回路部２１の各トランジスタの特性の変化を
打ち消すような温度特性を有する電位差をフィルタ調整
１□□□路部１０で発生さぜるようにしている点が光な
り、その他は同じであるので第２図中と同一部分には同
一符号を付１．てその説明を省略する。
て前述した従来のフィルタ回路と比べで、温度変化によ
るフィルタ回路部２１の各トランジスタの特性の変化を
打ち消すような温度特性を有する電位差をフィルタ調整
１□□□路部１０で発生さぜるようにしている点が光な
り、その他は同じであるので第２図中と同一部分には同
一符号を付１．てその説明を省略する。
即ち、第１図のフィルタ回路においては、トランジスタ
Ｑ３と抵抗Ｒ２との間に、コレクタ・ベース相方が接続
されたＮＰＮ ｌ−ランジスタＱ４が接続され、このト
ランジスタＱ 、＋のベースにＮＰＮ トランジスタＱ
５のベースが接続され、このトランジスタＱ５のコレク
タがＶ ｃｅｆｆｉ位に接続されており、このトランジ
スタＱ４およびＱ５は第５のカレントミラー回路ＣＭ５
を形成している。
Ｑ３と抵抗Ｒ２との間に、コレクタ・ベース相方が接続
されたＮＰＮ ｌ−ランジスタＱ４が接続され、このト
ランジスタＱ 、＋のベースにＮＰＮ トランジスタＱ
５のベースが接続され、このトランジスタＱ５のコレク
タがＶ ｃｅｆｆｉ位に接続されており、このトランジ
スタＱ４およびＱ５は第５のカレントミラー回路ＣＭ５
を形成している。
この場合、トランジスタＱ４のエミッタ面積は、他のト
ランジスタＱ。等と同じであるが、トランジスタＱ４の
エミッタ面積に対して０４倍に設定されている。そして
、トランジスタＱ５のエミッタと接地電位ＧＮＤとの間
にＮＰＮ ）ランジスタＱ６および抵抗Ｒ３が直列に接
続されており、この１ランジスタＱ、のベースにトラン
ジスタＱ。
ランジスタＱ。等と同じであるが、トランジスタＱ４の
エミッタ面積に対して０４倍に設定されている。そして
、トランジスタＱ５のエミッタと接地電位ＧＮＤとの間
にＮＰＮ ）ランジスタＱ６および抵抗Ｒ３が直列に接
続されており、この１ランジスタＱ、のベースにトラン
ジスタＱ。
のベース電位が与えられ、トランジスタＱ５のエミッタ
がトランジスタＱ８のベースに接続されている。
がトランジスタＱ８のベースに接続されている。
上記フィルタ回路の動作は、第２図を参照しで前述した
従来のフィルタ回路の動作と基本的には同じであるが、
トランジスタＱ５およびＱ４のエミッタ間には、電流密
度が異なるトランジスクＱ、およびＱ４のベース・エミ
ッタ間電圧の差を元にして絶対温度に比例した第２の電
位、差が生じる。そして、抵抗Ｒ１２の両端間に生じた
第１の電位差と、トランジスタＱ５およびＱ４のエミッ
タ間に生じた第２の電位差りの和が可変抵抗器ＶＲの両
端に与えられ、この可変抵抗器ＶＲに流れる電流に比例
した電流が第４の力ｌノントこラー回路ＣＭ４を経てト
ランジスタＱ １４および抵抗Ｒ７に流れれ、このトラ
ンジスタＱＩａのベース電位がフィルタ回路部２１のト
ランジスタＱ２＋のベースに与えられている。
従来のフィルタ回路の動作と基本的には同じであるが、
トランジスタＱ５およびＱ４のエミッタ間には、電流密
度が異なるトランジスクＱ、およびＱ４のベース・エミ
ッタ間電圧の差を元にして絶対温度に比例した第２の電
位、差が生じる。そして、抵抗Ｒ１２の両端間に生じた
第１の電位差と、トランジスタＱ５およびＱ４のエミッ
タ間に生じた第２の電位差りの和が可変抵抗器ＶＲの両
端に与えられ、この可変抵抗器ＶＲに流れる電流に比例
した電流が第４の力ｌノントこラー回路ＣＭ４を経てト
ランジスタＱ １４および抵抗Ｒ７に流れれ、このトラ
ンジスタＱＩａのベース電位がフィルタ回路部２１のト
ランジスタＱ２＋のベースに与えられている。
従って、温度変化によりフィルタ回路部２１の各トラン
ジスタの特性の変化によりフィルタ回路部２１の時定数
Ｔ、が変化しようと１．でも、この温度変化によるフィ
ルタ回路部２１の各トランジスタの特性の変化を打ち消
すような温度特性を有する電位差がフィルタ調整回路部
１０で発生し、この電位差がフィルター回路部２１に供
給されるので、フィルタ回路部２１の時定数Ｔ。が温度
変化に対して安定化する。
ジスタの特性の変化によりフィルタ回路部２１の時定数
Ｔ、が変化しようと１．でも、この温度変化によるフィ
ルタ回路部２１の各トランジスタの特性の変化を打ち消
すような温度特性を有する電位差がフィルタ調整回路部
１０で発生し、この電位差がフィルター回路部２１に供
給されるので、フィルタ回路部２１の時定数Ｔ。が温度
変化に対して安定化する。
即ち、上記実施例のフィルタ回路においては、フィルタ
回路部２１のトランジスタＱ ２１の電流Ｉｃ２．は次
式で与えられる。
回路部２１のトランジスタＱ ２１の電流Ｉｃ２．は次
式で与えられる。
となる。従って、フィルタ回路部の時定数Ｔｏは、ＶＲ
−２Ｃ・ ＶＲ
となる。このようにフィルタ回路部２１の時定数Ｔｏは
、フィルタ回路部２１の容１ｉｋＣと集積回路外部の可
変抵抗器ＶＲの抵抗値のみで決まるので、フィルタ回路
部２１の時定数Ｔｏが温度変化に対して安定化する。
、フィルタ回路部２１の容１ｉｋＣと集積回路外部の可
変抵抗器ＶＲの抵抗値のみで決まるので、フィルタ回路
部２１の時定数Ｔｏが温度変化に対して安定化する。
［発明の効果コ
上述したように本発明のフィルタ回路によれば、可変抵
抗器の調整によってフィルタ５３整回路部を通じてフィ
ルタ回路部の電流の比率を調整することにより、フィル
タ回路部の容量のばらつきによる時定数のずれを補償し
、ある温度で時定数を一定化できると共に、フィルタ回
路部の時定数を温度変化に対して安定化することができ
る。
抗器の調整によってフィルタ５３整回路部を通じてフィ
ルタ回路部の電流の比率を調整することにより、フィル
タ回路部の容量のばらつきによる時定数のずれを補償し
、ある温度で時定数を一定化できると共に、フィルタ回
路部の時定数を温度変化に対して安定化することができ
る。
第１図は本発明のフィルタ回路の一実施例を示す回路図
、第２図は従来のフィルタ回路を示す回路図である。 １０・・・・・・フィルタ調整回路部、２１・・・・・
・フィルタ回路部、ＱＯ”Ｑ２３・・・・・・トランジ
スタ、ＲＯ〜Ｒ１□・・・・・・抵抗、Ｃ・・・・・・
容量。
、第２図は従来のフィルタ回路を示す回路図である。 １０・・・・・・フィルタ調整回路部、２１・・・・・
・フィルタ回路部、ＱＯ”Ｑ２３・・・・・・トランジ
スタ、ＲＯ〜Ｒ１□・・・・・・抵抗、Ｃ・・・・・・
容量。
Claims (1)
- 【特許請求の範囲】 半導体集積回路に内蔵されたフィルタ回路部およびフィ
ルタ調整回路部と、前記フィルタ回路部の容量のばらつ
きによる時定数のずれを補償するように、前記フィルタ
回路調整部を通じて前記フィルタ回路部の電流を調整す
るために集積回路外部に接続された可変抵抗器とを具備
するフィルタ回路において、 前記フィルタ回路調整部は、第１の電位差を生成する回
路と、エミッタ電流密度が異なる複数のトランジスタの
ベース・エミッタ間電圧の差を元にして絶対温度に比例
した第２の電位差を生成する回路と、前記第１の電位差
と前記第２の電位差との和を前記可変抵抗器の両端に与
え、この可変抵抗器に流れる電流に比例した電流を出力
する回路とを具備し、前記フィルタ回路部は、前記フィ
ルタ調整回路部の第１の電位差に比例した電位差を生成
する回路を有し、前記フィルタ調整回路部の出力電流に
より特性が制御されることを特徴とするフィルタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210843A JP2625552B2 (ja) | 1989-08-16 | 1989-08-16 | フィルタ回路 |
| US07/565,986 US5134318A (en) | 1989-08-16 | 1990-08-13 | Adjustable analog filter circuit with temperature compensation |
| KR1019900012582A KR950003142B1 (ko) | 1989-08-16 | 1990-08-16 | 필터회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210843A JP2625552B2 (ja) | 1989-08-16 | 1989-08-16 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0374922A true JPH0374922A (ja) | 1991-03-29 |
| JP2625552B2 JP2625552B2 (ja) | 1997-07-02 |
Family
ID=16596033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210843A Expired - Fee Related JP2625552B2 (ja) | 1989-08-16 | 1989-08-16 | フィルタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5134318A (ja) |
| JP (1) | JP2625552B2 (ja) |
| KR (1) | KR950003142B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3061205B2 (ja) * | 1991-03-28 | 2000-07-10 | ソニー株式会社 | アクテイブフイルタ回路 |
| US5298801A (en) * | 1991-09-11 | 1994-03-29 | U.S. Philips Corporation | Track-and-hold circuit |
| GB2270223B (en) * | 1992-08-29 | 1996-06-19 | Motorola Israel Ltd | A communications system |
| US5381106A (en) * | 1992-10-28 | 1995-01-10 | Samsung Electronics Co., Ltd. | Clipper circuitry suitable for signals with fractional-volt amplitudes |
| US6005408A (en) * | 1997-07-31 | 1999-12-21 | Credence Systems Corporation | System for compensating for temperature induced delay variation in an integrated circuit |
| US6404276B1 (en) * | 1998-06-10 | 2002-06-11 | Lsi Logic Corporation | Integrated filter tuning method and apparatus |
| KR101601154B1 (ko) * | 2015-04-21 | 2016-03-08 | 박병활 | 자성체를 이용한 틀니 어태치먼트 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3514862A1 (de) * | 1985-04-25 | 1986-11-06 | Klöckner-Humboldt-Deutz AG, 5000 Köln | Temperaturmessvorrichtung zur erfassung grosser temperaturschwankungen |
| GB8608875D0 (en) * | 1986-04-11 | 1986-05-14 | Plessey Co Plc | Bandwidth filters |
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| JPS6335006A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 自動調整フイルタ |
| US4716315A (en) * | 1986-10-29 | 1987-12-29 | Rca Corporation | Temperature compensation apparatus for an electrical circuit |
| US4883992A (en) * | 1988-09-06 | 1989-11-28 | Delco Electronics Corporation | Temperature compensated voltage generator |
-
1989
- 1989-08-16 JP JP1210843A patent/JP2625552B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-13 US US07/565,986 patent/US5134318A/en not_active Expired - Lifetime
- 1990-08-16 KR KR1019900012582A patent/KR950003142B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003142B1 (ko) | 1995-04-01 |
| JP2625552B2 (ja) | 1997-07-02 |
| US5134318A (en) | 1992-07-28 |
| KR910005558A (ko) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0121642B2 (ja) | ||
| JPH04273610A (ja) | 集積回路用フィルタ回路 | |
| JPS59218015A (ja) | カレントミラ−回路 | |
| JPH0374922A (ja) | フィルタ回路 | |
| JPS6155288B2 (ja) | ||
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JPS604611B2 (ja) | バイアス電流供給回路 | |
| JP2694767B2 (ja) | 積分器 | |
| JPS6343923B2 (ja) | ||
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JPH01137810A (ja) | バイカッド回路 | |
| JPS646583Y2 (ja) | ||
| JPH04180405A (ja) | フィルタ回路 | |
| JPH01238207A (ja) | 温度補償増幅回路 | |
| JPS6259926B2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH0363847B2 (ja) | ||
| JPS6221059Y2 (ja) | ||
| JPS63133707A (ja) | 差動増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JPS62160809A (ja) | 積分回路 | |
| JPH0513063Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPH05121971A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |